[VHDL编程] butt_dit_r2

说明：buuterfly Radix 2 FFT
<Yousri> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] licznik8bit

说明：8 bit counter created in vhdl as a program to complete one of my study case.
<dansci> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] serial2parallel256

说明：Complex Add in Vhdl with generic parameter
<Yousri> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] complex_mult

说明：Complex mult in vhdl
<Yousri> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] new_complex_mult

说明：new approach to compute complex mult with only 3 real mult
<Yousri> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] zhuantaiji

说明：简单的状态机设计，功能是检测一个5位二进制序列“10010”。考虑到序列重叠的可能，有限状态机共提供8个状态（包括初始状态IDLE）。-Simple state machine design, function is to detect a 5-bit binary sequence " 10010." Taking into account the possibility of overlapping sequenc
<cherry> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] SRAM

说明：FPGA控制SRAM的VERILOG源码-The VERILOG source code control SRAM FPGA
<pan> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] paobiao

说明：该程序是用verilog语言实现的数字跑表功能，其中分为计数模块与数码管显示模块。-The program is verilog language digital stopwatch function, which is divided into counting module with digital display module.
<柳庆勇> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] iir_pipe1

说明：IIR pipeline VHDL FPGA
<任静> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] fir_srg

说明：FIR algorithm VHDL FPGA
<任静> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] ll

说明：实现交通灯功能，通过按键，可以控制红绿灯的时间-To achieve traffic light function, through the button, can control the traffic lights of the time
<nipengyu> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] RS232

说明：It s combination logic for UART. edited in verilog-HDL
<kim> 在 2024-11-17 上传 | 大小：1kb | 下载：0