说明:此源代码是基于Verilog语言的4 位全加器,4 位计数器、 4 位全加器的仿真程序、4 位计数器的仿真程序是用EDA语言描述4 位全加器,有广泛的应用。-The Verilog language source code is based on the 4-bit full adder, 4 bit counter, 4-bit full adder simulation program, 4-bit counter of the s <王柔毅> 在 2024-11-17 上传
| 大小:1kb | 下载:0
说明:基于VerilogHDL的简易的16位以为累加乘法器,包括乘法器模块和测试模块,已经通过仿真测试。-Based on the simple VerilogHDL that the cumulative 16-bit multiplier, including the multiplier module and test module has been tested by simulation. <lacrimosa> 在 2024-11-17 上传
| 大小:1kb | 下载:0
说明:这是描述红绿灯控制的程序,不是太复杂,是很简单的一个程序。-This is described in traffic light control procedures, not too complicated, it is a very simple procedure. <老马> 在 2024-11-17 上传
| 大小:1kb | 下载:0