[VHDL编程] mux

说明：A multiplexer code in vhdl
<Eli> 在 2025-01-12 上传 | 大小：1kb | 下载：0

[VHDL编程] kongbao2

说明：信道传输中所需的TS码流仿真包，数字电视的类似信号格式，VHDL编写，简单明了，希望对大家有帮助-The desired channel transmission simulation package TS stream, similar signal formats of digital TV, VHDL written, clear and simple, we want to help
<欧阳凯> 在 2025-01-12 上传 | 大小：1kb | 下载：0

[VHDL编程] girassol

说明：Projeto de um Girassol.
<Eduardo> 在 2025-01-12 上传 | 大小：1kb | 下载：0

[VHDL编程] VGA_TEST

说明：用verilog HDL实现的VGA接口，调试成功，能直接使用-Implemented using verilog HDL VGA interface, debugging success, can be used directly
<向平> 在 2025-01-12 上传 | 大小：1kb | 下载：0

[VHDL编程] debounce

说明：push button program that take 20ms afther that it load data
<xzorox> 在 2025-01-12 上传 | 大小：1kb | 下载：0

[VHDL编程] song

说明：使用Qutus下载后可在硬件上实现乐曲《友谊地久天长》-Use Qutus download music in the hardware realization of " Auld Lang Syne"
<刘烨> 在 2025-01-12 上传 | 大小：1kb | 下载：0

[VHDL编程] vhdlprograms.tar

说明：multiplexer 4 to 1... for 4 inputs. decoder.... counter alu mod16
<piyush> 在 2025-01-12 上传 | 大小：1kb | 下载：0

[VHDL编程] daima

说明：寄存器组 1. 实验目的 (1)了解通用寄存器组的用途及对CPU的重要性。 (2)掌握通用寄存器组的设计方法。 2. 实验要求 设计一个通用寄存器组，满足以下要求： (1)通用寄存器组中有4个16位的寄存器。 (2)当复位信号reset=0时，将通用寄存器组中的4个寄存器清零。 (3)通用寄存器组中有1个写入端口，当DRWr=1时，在时钟clk的上升沿将数据总线上的数据写入DR[1..0]指定的寄存器。
<yiyi> 在 2025-01-12 上传 | 大小：1kb | 下载：0

[VHDL编程] alu

说明：加法器源码 CPU设计专用 VHDL实现-Source adder VHDL CPU designed to achieve specific
<yuxiang> 在 2025-01-12 上传 | 大小：1kb | 下载：0

[VHDL编程] hou

说明：这是一个通信系统仿真随机过程的源程序，希望能对你有用 -hi，heihie
<mr hou> 在 2025-01-12 上传 | 大小：1kb | 下载：0

[VHDL编程] screw

说明：一个好用的扰码器，主要用在光纤通信上面。因为为了保持送给光模块的信号不是全1或者全0-A nice scrambler, mainly used in optical fiber communication above. Because in order to maintain the optical module of the signal is not sent to all 1 or all 0
<刘金华> 在 2025-01-12 上传 | 大小：1kb | 下载：0

[VHDL编程] multiplier

说明：采用移位相加方法设计的串行乘法器，具有握手信号（输入启动信号，输出完成信号），采用状态机方法设计的源代码。-A serial multiplier with a handshake signals (input start signal, the output completion signal), designed by adder and shifter using a state machine.
<> 在 2025-01-12 上传 | 大小：1kb | 下载：0