[VHDL编程] VHDL

说明：本文是电子工程专辑享有版权的关于可编程逻辑器件应用设计技巧百问，非常实用，希望能帮助您。-This article is copyrighted Electronic Engineering Times on the programmable logic device application design techniques 100 asked, very useful and would like to help you.
<yanghong> 在 2025-04-24 上传 | 大小：240kb | 下载：0

[VHDL编程] (VHDL)clook

说明：自己做的基于FPGH的数字钟实现，有调时、复位和暂停等功能。-Do their own realization of the digital clock on FPGH have stressed, the reset and pause functions.
<Rrui> 在 2025-04-24 上传 | 大小：240kb | 下载：0

[VHDL编程] CourseDesign

说明：用Verilog实现一位原码浮点数乘法器，按照累加的方式，逐位相乘，再相加。-Verilog realization of an original code with floating point multiplier, in accordance with the cumulative way, bit by bit multiply, then add.
<李伟彬> 在 2025-04-24 上传 | 大小：240kb | 下载：0

[VHDL编程] mtraffic

说明：用VHDL编写的带报错和暂停控制功能的 交通灯，图形语言混编。 现代数字系统设计作业。-Written by VHDL error and pause control with traffic lights, graphics, mixed language. Modern digital system design work.
<yan> 在 2025-04-24 上传 | 大小：240kb | 下载：0

[VHDL编程] SSSSS

说明：一种实用的基于FPGA的加密算法的设计，有AES和DES-A practical FPGA-based design of encryption algorithm, AES and DES have
<洪依> 在 2025-04-24 上传 | 大小：240kb | 下载：0

[VHDL编程] NCO_IP

说明：基于VHDL的NCOIP核，是ALTERA公司的 经过调用感觉效果很好-Based on the NCOIP VHDL core, is the ALTERA company feels good effect through the call
<王强> 在 2025-04-24 上传 | 大小：240kb | 下载：0

[VHDL编程] liushuideng

说明：本程序是用VHDL编写的一个流水灯程序，虽然简单，但对于初学者一定很有帮助。-The program is written in a flowing light VHDL program, although simple, but certainly very helpful for beginners.
<赵城> 在 2025-04-24 上传 | 大小：240kb | 下载：0

[VHDL编程] m

说明：m序列产生器，verilog语言实现,在FPGA上试验过-m code maker
<leaffloat> 在 2025-04-24 上传 | 大小：240kb | 下载：0

[VHDL编程] 60jiafajishuqi

说明：vhdl语言编写60进制的加法计数器 能够直接使用-vhdl language addition of 60 binary counter can be used directly
<王涛> 在 2025-04-24 上传 | 大小：240kb | 下载：0

[VHDL编程] fengpin

说明：FPGA 用做分频用的，读者可以根据需要改变数值便可以得到所需的分频数值-FPGA used as a frequency used, the reader can change the values ​ ​ they need to get the required frequency value
<李俊> 在 2025-04-24 上传 | 大小：240kb | 下载：0

[VHDL编程] clk_sync

说明：本文件是在ALTERA公司的QUARTUS下VHDL+原理图编写的时钟同步逻辑-This document is in the company' s QUARTUS ALTERA under VHDL+ schematic written clock synchronization logic
<宗爱青> 在 2025-04-24 上传 | 大小：240kb | 下载：0

[VHDL编程] segment_7

说明：在QUARTUS II用VHDL语言开发的7位数码管显示源码-In QUARTUS II VHDL language developed seven digital display source
<林培豪> 在 2025-04-24 上传 | 大小：240kb | 下载：0