[VHDL编程] Block.nonblock

说明：verilog 中阻塞和非阻塞的电路设计的比较 代码和设计图-Verilog and VHDL block and nonblock design comparison code and layout
<> 在 2025-04-24 上传 | 大小：101kb | 下载：0

[VHDL编程] Source

说明：使用VHDL基于CPLD的源程序，程序的功能是做时钟的X分频，输出串行码-CPLD using VHDL source program based on the program' s function is to do X clock frequency, the output serial code
<俊杰> 在 2025-04-24 上传 | 大小：101kb | 下载：0

[VHDL编程] Electronic-clock

说明：设计一个实时时钟，分别显示十分、分、十秒、秒、十分之一秒、百分之一秒。 2、当计时到60分钟后，蜂鸣器响10声。 3、有一个启动和归零信号，以便能随意启动及停止秒表 -Design a real-time clock, respectively, showed very, minutes, ten seconds, seconds, tenths of a second, hundredths of a second. 2,
<caibuxinhanxin> 在 2025-04-24 上传 | 大小：101kb | 下载：0

[VHDL编程] multifunction-digital-clock

说明：EDA课程设计多功能数字时钟的设计程序源码，在Cyclone II上验证成功！-EDA curriculum design process multifunction digital clock source, the Cyclone II verify success!
<lwqq> 在 2025-04-24 上传 | 大小：101kb | 下载：0

[VHDL编程] ControlWD

说明：汽车尾灯控制器，用VHDL编写的。包括仿真。是一个完整工程-Car taillight controller, written by VHDL. Including simulation. Is a complete project
<> 在 2025-04-24 上传 | 大小：101kb | 下载：0

[VHDL编程] securite

说明：这是一个电梯控制系统。实现三层电梯控制器，并记忆内有的所有请求信号，并按照电梯运行规则一次响应。-This is an elevator control system. To achieve three elevator controller, and memory of all requests within some signal, and a response in accordance with the operating ru
<linpy> 在 2025-04-24 上传 | 大小：101kb | 下载：0

[VHDL编程] test-benchvhdl-4-digit-display

说明：Test Bench for the 4 Digit Display
<gherwi> 在 2025-04-24 上传 | 大小：101kb | 下载：0

[VHDL编程] triangle_LFM

说明：DDS芯片产生三角波线性调频信号的FPGA程序-DDS chip generated triangular wave linear FM signal of the FPGA program
<TB-TB-MAN> 在 2025-04-24 上传 | 大小：101kb | 下载：0

[VHDL编程] dujingdianji

说明：步进电机控制器设计,可以实现步进电机正转和反转控制及其速度的控制，同时实现步数的控制。-Stepper motor controller designed to achieve the stepper motor control and forward and reverse speed control, while the number of steps to achieve control.
<李亚军> 在 2025-04-24 上传 | 大小：101kb | 下载：0

[VHDL编程] VerilogTest

说明：FPGA Verilog 小测试程序，仅供参考。 用于学习。-FPGA Verilog small test program for reference purposes only. For learning.
<流域> 在 2025-04-24 上传 | 大小：101kb | 下载：0

[VHDL编程] Verilog-VGA

说明：运用verilog,描述了vga工作时序-Use verilog, describes the VGA work timing
<chenping> 在 2025-04-24 上传 | 大小：101kb | 下载：0

[VHDL编程] 1v1dTX

说明：实现1路视频采集，1路反向数据，发射端源码， 采用8b10b编码。-To achieve a video capture, 1 reverse data transmitter source, Using 8b10b code.
<wzx> 在 2025-04-24 上传 | 大小：101kb | 下载：0