[VHDL编程] fpga_jpeg

说明：图像jpeg压缩算法,用verilog HDL在FPGA上的实现 -Jpeg image compression algorithm, using verilog HDL Implementation in FPGA
<沧海一笑> 在 2025-04-24 上传 | 大小：101kb | 下载：0

[VHDL编程] fpga-jpeg

说明：基于FPGA的JPEG图像压缩，实现JPEG图像的实时压缩-FPGA JPEG compress
<方映> 在 2025-04-24 上传 | 大小：101kb | 下载：0

[VHDL编程] TX

说明：1路视频光端机的发射端，VHDL源码，使用全FPGA芯片的硬件，内建成帧、时钟、SERDES-The launch of a video PDH client, VHDL source code, use the whole FPGA chip hardware, built-in framing, clock, SERDES
<tr> 在 2025-04-24 上传 | 大小：101kb | 下载：0

[VHDL编程] hdb3

说明：HDB3 ENCODING AND DECODING METHOD
<K.Esaki> 在 2025-04-24 上传 | 大小：101kb | 下载：0

[VHDL编程] VERILOG-jpeg

说明：用Verilog语言在FPGA上实现JPEG图片的解码，附带testbench-With the Verilog language in the FPGA to achieve JPEG image decoding, with testbench
<ken> 在 2025-04-24 上传 | 大小：101kb | 下载：0

[VHDL编程] signaltapdebugging

说明：FPGA 逻辑分析仪signaltapII详细用法介绍与调试分析-FPGA signaltapII design and debugging
<李江> 在 2025-04-24 上传 | 大小：101kb | 下载：0

[VHDL编程] M

说明：小M序列发生器。序列长度为7。方便修改。-Small M sequence generator. Sequence length is 7. Facilitate the change.
<Gina> 在 2025-04-24 上传 | 大小：101kb | 下载：0

[VHDL编程] Xilinx_question

说明：：ISE5.1i是Xilinx推出的具有ASIC-strength的设计工具，它充分发掘了VirtexⅡPro系列芯片的潜力；Virtex-II Pro 系列芯片的密度是从40,000门到8,000,000门。同4.1i相比，设计人员在编译时所花的时间得到了成倍提高（从100,000/min增加到200,000门/min）并且在器件速度上增加了40 。-: ISE5.1i is a Xilinx introduced a ASIC-st
<backoff> 在 2025-04-24 上传 | 大小：101kb | 下载：0

[VHDL编程] VHDL_language_teaching_materials

说明：VHDL语言教学资料一个ppt资料教学自学都不错的资料VHDL language teaching materials-VHDL language teaching materials have a good self-teaching ppt data information VHDL language teaching materials
<wangqiang> 在 2025-04-24 上传 | 大小：101kb | 下载：0

[VHDL编程] 19466827-Simple-VHDL-Examples

说明：sample vhdl examples
<santhosh> 在 2025-04-24 上传 | 大小：101kb | 下载：0

[VHDL编程] odometre

说明：Student project in VHDL Platform Xilinx about odometry
<spifoo> 在 2025-04-24 上传 | 大小：101kb | 下载：0

[VHDL编程] Microprocessor_load_store

说明：Implementation of a simple microprocessor having a load-store architecture.
<Alaa> 在 2025-04-24 上传 | 大小：101kb | 下载：0