[VHDL编程] texisystem

说明：以单片机为中央控制器，设计一台出租车计价系统。系统中的直流电源由车载电源提供，电源电压为+9V~+24V。行驶里程传感器不需要设计，假设它具有汽车每行使1km提供1000个脉冲信号的特性。显示器可以采用LED数码管或LCD液晶显示模块。 应达到的技术指标： 1、 白天、晚上分别设置不同的里程单价，两位数码显示“X.X”,并用一键控制转换及 显示； 2、 两位数码显示车辆行使的里程数“XX”； 3、 营运起步价为5.0
<yangzhen> 在 2025-04-23 上传 | 大小：53kb | 下载：0

[VHDL编程] DE2_SD_Card_Audio

说明：DE2板上读取SD卡，使用nios ii IDE开发环境，可以读取SD卡里面的任何文件系统。-Read SD Card based on the DE2 board,the environment is nios ii IDE
<Wu Hao> 在 2025-04-23 上传 | 大小：24.8mb | 下载：0

[VHDL编程] texi

说明：以单片机为中央控制器，设计一台出租车计价系统。系统中的直流电源由车载电源提供，电源电压为+9V~+24V。行驶里程传感器不需要设计，假设它具有汽车每行使1km提供1000个脉冲信号的特性。显示器可以采用LED数码管或LCD液晶显示模块。 应达到的技术指标： 1、 白天、晚上分别设置不同的里程单价，两位数码显示“X.X”,并用一键控制转换及 显示； 2、 两位数码显示车辆行使的里程数“XX”； 3、 营运起步价为5.0
<yangzhen> 在 2025-04-23 上传 | 大小：73kb | 下载：0

[VHDL编程] texismoke

说明：以单片机为中央控制器，设计一台出租车计价系统。系统中的直流电源由车载电源提供，电源电压为+9V~+24V。行驶里程传感器不需要设计，假设它具有汽车每行使1km提供1000个脉冲信号的特性。显示器可以采用LED数码管或LCD液晶显示模块。 应达到的技术指标： 1、 白天、晚上分别设置不同的里程单价，两位数码显示“X.X”,并用一键控制转换及 显示； 2、 两位数码显示车辆行使的里程数“XX”； 3、 营运起步价为5.0
<yangzhen> 在 2025-04-23 上传 | 大小：51kb | 下载：0

[VHDL编程] ppt4aix4sopc

说明：基于AXI4的sopc开发讲义,2011年电子大赛的辅导材料-powerpoint for aix4 sopc development
<sunking> 在 2025-04-23 上传 | 大小：1.2mb | 下载：0

[VHDL编程] est_rm

说明：最新xilinx edk 13.2软件开发参考资料，了解microblaze系统的开发-Latest xilinx edk 13.2 software development Resources for microblaze system development
<sunking> 在 2025-04-23 上传 | 大小：1.55mb | 下载：0

[VHDL编程] VHDL_piano

说明：用VERILOG语言编写的电子琴程序.用GW48教学实验箱仿真的-Using Verilog language organ procedures. GW48 teaching experiment with simulation boxes
<薛鹏展> 在 2025-04-23 上传 | 大小：6kb | 下载：0

[VHDL编程] sdram_vhdl

说明：DDR（双速率）SDRAM控制器参考设计verilog代码，可以直接用的，很好的。-DDR (double rate) SDRAM controller reference design Verilog code, can be directly used, very good.
<薛鹏展> 在 2025-04-23 上传 | 大小：871kb | 下载：0

[VHDL编程] AT24C04VHDL

说明：用Verilog HDL语言编写的AT24C04程序，并用数码管显示，已经过测试，很好用。-With the Verilog HDL language of the AT24C04 procedures and use digital tube display, has been tested, very good to use.
<薛鹏展> 在 2025-04-23 上传 | 大小：12kb | 下载：0

[VHDL编程] SPI_Verilog

说明：SPI串行总线接口的VHDL代码，详细讲解实现过程。-SPI serial bus interface VHDL realization elaborate on the realization of the process.
<薛鹏展> 在 2025-04-23 上传 | 大小：396kb | 下载：0

[VHDL编程] v_verilog

说明：Verilog VHDL经典实例，完整源码与大家分享。-Verilog VHDL classic example of a complete source to share with you sponser links.
<薛鹏展> 在 2025-04-23 上传 | 大小：3.65mb | 下载：0

[VHDL编程] AD-DA_VHDL

说明：用VHDL编程实现FPGA对的AD9201控制-FPGA using with VHDL programming to control the AD9201
<穆玉忠> 在 2025-04-23 上传 | 大小：1kb | 下载：0