[VHDL编程] Phase_Meter

说明：无正负的带显示的周期信号相位差测量实现的程序代码-Unsigned band show the periodic signal code phase measurement achieve
<黄茂琴> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] AD_DA

说明：用VHDL语言编写的ＡＤＤＡ控制接口程序，联合调试的。-VHDL language with the ADDA control interface program, the joint debugging.
<wangnan> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] clock

说明：用Verilog语言实现一个时分秒及时的时钟-Verilog language with a time clock when the minute and second
<周一> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] mimasuo

说明：一道作业题目，串行密码锁的设计与实现，希望对大家有帮助-A job title, serial lock design and implementation, we want to help
<dsfdsf> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] verilog_pingpang

说明：verilog 语言的写的乒乓操作，通过两个寄存器实现。-verilog language, written in ping-pang operation, achieved through two registers.
<世海> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] led

说明：基于FPGA的简单VHDL编写的流水灯程序 -FPGA VHDL LIUSHUIDENG
<宋冬锋> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] DigitalClock

说明：数字时钟，设置了多个按键，能够完成计时，分计时位闪烁，调整功能。-Digital clock, set the number of keys, to complete a time, sub-bit flash time adjustment function.
<李月天> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] synchronous

说明：1：10串并转换，包括同步检测和字对齐功能。-1:10 string and conversion, including the simultaneous detection and word alignment.
<yuzhen> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] FullAdder

说明：This a code programed in Verilog Language. It is Full Adder code designed using Half Adder-This is a code programed in Verilog Language. It is Full Adder code designed using Half Adder..
<Faisal> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] PLL

说明：基于FPGa实现一个数字锁相环，实现时钟恢复，具有较好的通用性。-pll
<高星> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] qdq

说明：基于ＦＰＧＡ的多路抢答器，采用Ｖｅｒｉｌｏｇ语言编写-FPGA-based multi-Responder, using Verilog language
<snowy> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] ad9850

说明：AD9850的控制程序，用于产生各种频率的正弦信号-AD9850 control program, used to generate sinusoidal signals of various frequencies
<godspeed> 在 2024-11-16 上传 | 大小：1kb | 下载：0