[VHDL编程] add

说明：加法器，用硬件汇编语言实现 A-Adder in hardware assembly language
<> 在 2025-01-26 上传 | 大小：1kb | 下载：0

[VHDL编程] top_clock

说明：VerilogHDL编译基本功能具有“秒”、“分”、“时”计时功能，小时按24小时制计时。具有校时功能，能对“分”和“小时”进行调整。扩展功能 仿广播电台正点报时。在59分51秒、53秒、55秒、57秒发出低音512Hz信号，在59分59秒时发出一次高音1024Hz信号，音响持续1秒钟，在1024Hz音响结束时刻为整点。 定时控制，其时间自定； 可任意设定时间的闹钟 自动报整点小时数 小时显示：可切换12小时/24
<朱晨阳> 在 2025-01-26 上传 | 大小：1kb | 下载：0

[VHDL编程] erewr

说明：一樣簡易紅綠燈程式碼....非常簡單 -Simple traffic light, like a very simple code .... oh oh oh
<魏鉉諳> 在 2025-01-26 上传 | 大小：1kb | 下载：0

[VHDL编程] final-light

说明：跑馬燈喔喔喔喔簡易跑馬燈設計快下載 -Marquee Marquee Wowowowo simple design fast download
<魏鉉諳> 在 2025-01-26 上传 | 大小：1kb | 下载：0

[VHDL编程] trafficlight

说明：簡易紅綠燈雙向能設定秒數 快來下載吧 好用喔-Simple two-way traffic lights can be set to the number of seconds
<魏鉉諳> 在 2025-01-26 上传 | 大小：1kb | 下载：0

[VHDL编程] counter

说明：一个倒数计时的模块，以秒为单位，可以根据需要修改晶振频率-A countdown of the module, in seconds, you can modify the crystal frequency needed
<phil> 在 2025-01-26 上传 | 大小：1kb | 下载：0

[VHDL编程] asagi_yukari_sayici_entity

说明：vhdl up down counter, entity,vhdl, good source code
<asme> 在 2025-01-26 上传 | 大小：1kb | 下载：0

[VHDL编程] pwm

说明：在Quartus 9.0 下实现的PWM IP核设计，周期占空比均可调。-PWM IP core design,which period and duty is adjustable.
<zgm> 在 2025-01-26 上传 | 大小：1kb | 下载：0

[VHDL编程] hdb3decode

说明：g.703 hdb3 decode verilog source code
<James> 在 2025-01-26 上传 | 大小：1kb | 下载：0

[VHDL编程] vhdl_record_array.tar

说明：vhdl code for record array package
<Debjit> 在 2025-01-26 上传 | 大小：1kb | 下载：0

[VHDL编程] dotmatrix

说明：MAXplus 2 课程设计 点阵的动态显示-A programme of VHDL developed in MAXplus 2 to display one s name in a shifting way.
<刘进> 在 2025-01-26 上传 | 大小：1kb | 下载：0

[VHDL编程] sdh1

说明：本段代码是关于SDH帧的操作的一段VHDL的代码。 主要需求为两部分： 1. 从连续传输的SDH字节流中找出帧头。 2. 从SDH字节流中，提取F1字节，并按照要求输出。-This section of code is on the operation of a SDH fr a me VHDL code. Two main needs: 1. From the continuous transmission of SDH
<mao> 在 2025-01-26 上传 | 大小：1kb | 下载：0