资源列表

« 1 2 ... .06 .07 .08 .09 .10 1611.12 .13 .14 .15 .16 ... 4311 »

[VHDL编程counter

说明:译码器是组合逻辑电路的一个重要的器件,其可以分为:变量译码和显示译码两类。 变量译码一般是一种较少输入变为较多输出的器件,一般分为2n译码和8421BCD码译码两类。 显示译码主要解决二进制数显示成对应的十、或十六进制数的转换功能,一般其可分为驱动LED和驱动LCD两类。 -a decoder a decipherer
<刘轨痕> 在 2025-03-13 上传 | 大小:44kb | 下载:0

[VHDL编程IEEE802_16e

说明:IEEE802_16编码器 verilog代码-intervel ieee802.1
<yjl> 在 2025-03-13 上传 | 大小:44kb | 下载:0

[VHDL编程modelsim_test

说明:modelsim的测试程序范例,相关源程序-the modelsim testing procedures for example, the relevant source
<唐华> 在 2025-03-13 上传 | 大小:44kb | 下载:0

[VHDL编程matlab_code

说明:无线通信FPGA设计[田耘等编着][程序源代码]-FPGA design of wireless communication [Tian Yun ed] [source code]
<ch> 在 2025-03-13 上传 | 大小:44kb | 下载:0

[VHDL编程qam

说明:This is a simple QAM modulator demodulator with testbench included.
<maperna> 在 2025-03-13 上传 | 大小:44kb | 下载:0

[VHDL编程EP5_PWM_GENERATOR

说明:PWM信号发生器VHDL源程序+设计思路等等的内容-The contents of the PWM signal generator VHDL source+ design ideas, etc.
<吴九鹏> 在 2025-03-13 上传 | 大小:44kb | 下载:0

[VHDL编程ripple_counter

说明:Ripple Counter Code in Verilog
<M. Usman> 在 2025-03-13 上传 | 大小:44kb | 下载:0

[VHDL编程VHDL_logic_v3

说明:Altera USB-BLASTER 源码-Altera USB-BLASTER source
<wang> 在 2025-03-13 上传 | 大小:44kb | 下载:0

[VHDL编程seg7

说明: //奥科单片机网 //www.okmcu.net //CPLD&FPGA实例 //奥科单片机助您成功 //本实验就是学习单个数码管的显示-//Bioko microcontroller network// www.okmcu.net// CPLD & FPGA instance// Bioko microcontroller to help you succeed// this experiment is
<麦飞> 在 2025-03-13 上传 | 大小:44kb | 下载:0

[VHDL编程Second_VHDL

说明:本程序是用VHDL实现的秒表,通过对主时钟进行分频得到低速时钟,以调试通过,大家可以参考。-This program is implemented with VHDL stopwatch, low-speed clock master clock divider to debug through, we can refer to.
<工程师> 在 2025-03-13 上传 | 大小:44kb | 下载:0

[VHDL编程VGA

说明:实现vga的实现odule VGA( clock, switch, disp_RGB, hsync, vsync ) input clock //系统输入时钟 50MHz input [1:0]switch output [2:0]disp_RGB //VGA数据输出 output hsync //VGA行同步信号 output vsync //VGA场同步信号 reg
<李阳> 在 2025-03-13 上传 | 大小:44kb | 下载:0

[VHDL编程IIC_EEPROM

说明:IIC_EEPROM是通过IIC传输方式与EEPROM金星数据传输的Verilog工程原文件。-IIC_EEPROM by IIC transmission of data transfer with EEPROM Venus Verilog project the original file.
<> 在 2025-03-13 上传 | 大小:44kb | 下载:0
« 1 2 ... .06 .07 .08 .09 .10 1611.12 .13 .14 .15 .16 ... 4311 »

源码中国 www.ymcn.org