[VHDL编程] 1.-VHDL-Code-For-BCD-To-Decimal-Decoder-By-Data-F

说明：1. VHDL Code For BCD To Decimal Decoder By Data Flow Modelling
<rik> 在 2025-03-13 上传 | 大小：44kb | 下载：0

[VHDL编程] VHDL-Code-For-Full-Subtractor-By-Data-Flow-Modell

说明：VHDL Code For Full Subtractor By Data Flow Modelling
<rik> 在 2025-03-13 上传 | 大小：44kb | 下载：0

[VHDL编程] zidong-shouhuoji

说明：用VERILOG实现自动售货机功能，运行正确，希望有帮助-Use VERILOG implementation vending machine function, correct operation, hope to have help
<jenny > 在 2025-03-13 上传 | 大小：44kb | 下载：0

[VHDL编程] paralleladder

说明：This a verilog source code for parallel adder-This is a verilog source code for parallel adder
<yaqub> 在 2025-03-13 上传 | 大小：44kb | 下载：0

[VHDL编程] LYZ

说明：描述加法器 用vhdl进行性加法器的组合和输入输出-adderDescribe the adder
<刘彦振> 在 2025-03-13 上传 | 大小：44kb | 下载：0

[VHDL编程] digital-frequency-meter

说明：1.用VHDL完成12位十进制数字频率计的设计及仿真。 2.频率测量范围：1Hz∼ 10KHz，分成两个频段，即1∼ 999Hz，1KHz∼ 10KHz，用三位数码管显示测量频率，用LED显示表示单位，如亮绿灯表示Hz，亮红灯表示KHz。 3.具有自动校验和测量两种功能，即能用标准时钟校验、测量精度。 4.具有超量程报警功能，在超出目前量程档的测量范围时，发出灯光和音响信号。 -1. VHD
<项小娇> 在 2025-03-13 上传 | 大小：44kb | 下载：0

[VHDL编程] vhd2vl-2.4.tar

说明：convert VHDL files to Verilog files
<hj> 在 2025-03-13 上传 | 大小：44kb | 下载：0

[VHDL编程] test1

说明：七段译码器的verilog语言程序，功能由七根二极管来显示0到9数字的东西，就是显示器(seven-segment decoder)
<LdF!!! > 在 2025-03-13 上传 | 大小：44kb | 下载：0

[VHDL编程] 计算器3

说明：基于51单片机 4*4矩阵 实现简单加减乘除，(The realization of a simple add, subtract, multiply and divide)
<xbcml > 在 2025-03-13 上传 | 大小：44kb | 下载：0

[VHDL编程] 8Vx2Y0RDc4Q.js

说明：ased1325 12412412312 31232131
<Rahit > 在 2025-03-13 上传 | 大小：44kb | 下载：0

[VHDL编程] LCD12864

说明：VHDL已经在CPLD_EPM240调试OK,,LCD12864显示英文(VHDL has debugged OK in CPLD_EPM240, and LCD12864 shows English)
<jsu > 在 2025-03-13 上传 | 大小：44kb | 下载：0

[VHDL编程] can_v3_2

说明：XILINX 的IP核CAN V3.2的VHDL程序(XILINX's IP core: CAN_V3.2-VHDL)
<sczzcxl> 在 2025-03-13 上传 | 大小：44kb | 下载：0