资源列表
[VHDL编程] ug_avalon_verification
说明:Avalon Verification IP Suite verification userguide<aravind> 在 2025-03-03 上传 | 大小:23kb | 下载:0
[VHDL编程] CPU-project
说明:硬件实验 设计一个给定指令系统的处理器 支持多条指令带进位和不带进位的ADD,SUB,OR, AND, MOV, MVI, STA, LDA, JZ, JMP,清零等等,内有设计报告-Hardware experiment,design a CPU with the command following:SUB,OR, AND, MOV, MVI, STA, LDA, JZ, JMP,clear, and so on.There is a<Seven> 在 2025-03-03 上传 | 大小:23kb | 下载:0
[VHDL编程] vhdl-pipeline-mips0
说明:MIPS CPU WITH PIPELINE procesador MIPS-FZA -- Autor: mahdi ahmadi -- Email: mahdi@fza.ir -- mahdifza@yahoo.com -- -- Version: 1.0<mahdi> 在 2025-03-03 上传 | 大小:23kb | 下载:0
[VHDL编程] DS1302-driver--verilog
说明:用 verilog语言 实现 DS1302 写时、分、秒 和 读 秒 并显示数码管上- driver program implementation of DS1302 chip by verilog<whb> 在 2025-03-03 上传 | 大小:23kb | 下载:0
[VHDL编程] Ttwo_d_dct_sew
说明:二维DCT变换,采用查找表的方法实现算法,分别通过列变换,,再通过行变换,通过加法器乘法器和流水线技术得出更快的结果! -2D DCT algorithm using look-up table method, respectively, by column transform, and then transform through the line faster results obtained by the adder mult<> 在 2025-03-03 上传 | 大小:23kb | 下载:0
[VHDL编程] qpsk_system
说明:system generator 环境中构造qpsk通信系统仿真-paparazzi the qpsk communication system simulation system. generator environment<qx> 在 2025-03-03 上传 | 大小:23kb | 下载:0
[VHDL编程] dianlubaojingqi
说明:输入电压超过3V,显示ERR,并报警。电压值可在七段数码管显示,点阵广告屏显示或液晶屏显示-Input voltage exceeds 3V, display ERR, and the police. Voltage values in the seven-segment display, dot matrix screen advertising display or LCD display<damen> 在 2025-03-03 上传 | 大小:23kb | 下载:0