[VHDL编程] two_d_dct_serial

说明：二维DCT变换，采用查找表的方法实现算法，分别通过列变换，再通过行变换，通过加法器乘法器以及流水线技术得出更快的结果！-two-dimention DCTtransform,the algorithm was implemented by look up table,via row trasforming and colum trasforming respectively
<chenguohao> 在 2025-03-03 上传 | 大小：23kb | 下载：0

[VHDL编程] Subroutine

说明：VHDL常用的22个子程序，适合入门的学习-22 sub-VHDL procedures commonly used for the learning portal
<王张刚> 在 2025-03-03 上传 | 大小：23kb | 下载：0

[VHDL编程] mentor.tar

说明：high speed counter that is designed to work at 150MHz.
<Vikas> 在 2025-03-03 上传 | 大小：23kb | 下载：0

[VHDL编程] 1_ADDER

说明：用vhdl编写的加法程序，很好，很实用，适用于初学者-Vhdl adder with the preparation of procedures, very good, very useful for beginners
<jyj> 在 2025-03-03 上传 | 大小：23kb | 下载：0

[VHDL编程] example1

说明：本例程属于独立实验，主要是让大家熟悉一下VHDL 语言基本语法，这是比较简单的 程序了。实现一个将时钟信号clk 十分频的功能，可以通过波形仿真来看效果。 波形仿真的过程可以参考视频“波形仿真.exe”文件，有比较详细的操作方法。其实 在例程的项目中已经包含了波形仿真文件，大家可以直接仿真，观察结果。 -This routine is an independent experiment is designed to
<汤化锋> 在 2025-03-03 上传 | 大小：23kb | 下载：0

[VHDL编程] lab4_VHDL

说明：VHDL数字系统设计和工程实践2，包含原理，真值表和原理图，以及VHDL源代码.-VHDL digital system design and engineering practice, one that contains principles, truth table and schematic, as well as VHDL source code.
<wangfeijum> 在 2025-03-03 上传 | 大小：23kb | 下载：0

[VHDL编程] Hardware-Verilog-Parser-0.13.tar

说明：verilog code genrator
<prabhu> 在 2025-03-03 上传 | 大小：23kb | 下载：0

[VHDL编程] electronictime

说明：1、能够显示时、分、秒，能够进行设置 2. 具有整点闹铃功能 3. 能够在12小时/24小时显示模式中切换。-1, can display hours, minutes, seconds, can be set 2. With the whole point of the alarm function 3. Can be 12 hours/24 hours display mode switch.
<张金> 在 2025-03-03 上传 | 大小：23kb | 下载：0

[VHDL编程] Sevenseg

说明：verilog code for a decoder that converts bcd to seven segment leds
<z> 在 2025-03-03 上传 | 大小：23kb | 下载：0

[VHDL编程] Verilog_sdram

说明：Verilog写的SDRAM接口控制资料希望对大家有用！-Verilog write SDRAM interface control information for all of us hope!
<倔强> 在 2025-03-03 上传 | 大小：23kb | 下载：0

[VHDL编程] IU3

说明：sun公司的sparc结构之整数处理器vhdl源码-The file is the RTL of the Sparc s integer unit.
<nadir> 在 2025-03-03 上传 | 大小：23kb | 下载：0

[VHDL编程] example1

说明：div 分频器 自己用vhdl语言写的 比较简单-div vhdl design
<李志> 在 2025-03-03 上传 | 大小：23kb | 下载：0