[VHDL编程] 10010

说明：Verilog状态机设计-10010序列检测器-Verilog state machine design-10010 Sequence Detector
<txj> 在 2025-01-10 上传 | 大小：1kb | 下载：0

[VHDL编程] F5D

说明：这是用verilog硬件描述语言编的5分频代码-This is verilog hardware descr iption language code is compiled by five divider
<李松> 在 2025-01-10 上传 | 大小：1kb | 下载：0

[VHDL编程] FSM

说明：这是用verilog硬件描述语言编的moore状态机代码-It is compiled verilog hardware descr iption language moore state machine code
<李松> 在 2025-01-10 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDL_basic_logic_implementation

说明：it s vhdl program for decoder
<sandip> 在 2025-01-10 上传 | 大小：1kb | 下载：0

[VHDL编程] vga_control

说明：this a spartan 3E base project file. this is the project of game in which vga is interfaced to FPGA. this file is main file in which vga timing is maintained.-this is a spartan 3E base project file. this is the pro
<yasir > 在 2025-01-10 上传 | 大小：1kb | 下载：0

[VHDL编程] countor

说明：This code for countor . it is design in verilog HDL.
<Yogesh PAtel> 在 2025-01-10 上传 | 大小：1kb | 下载：0

[VHDL编程] adder

说明：vhdl adder with two input 4-bit and output of 4 bits and carry
<querias> 在 2025-01-10 上传 | 大小：1kb | 下载：0

[VHDL编程] VGAbasedonFPGA

说明：基于FPGA的VGA彩条显示 可用PAXplusII仿真-FPGA-based VGA color display available PAXplusII Simulation of
<王稳> 在 2025-01-10 上传 | 大小：1kb | 下载：0

[VHDL编程] fsk

说明：用Verilog实现FSK调制，调用IP核实现正弦余弦的调制-Verilog implementation using FSK modulation, called IP core to achieve the modulation sine cosine
<Sapphire> 在 2025-01-10 上传 | 大小：1kb | 下载：2

[VHDL编程] div

说明：二进制除法器，采用移位相减的方法实现，位数可调-The source code of a divider
<shengzc> 在 2025-01-10 上传 | 大小：1kb | 下载：0

[VHDL编程] vga

说明：a code to display in VGA using VHDL lang
<yousif> 在 2025-01-10 上传 | 大小：1kb | 下载：0

[VHDL编程] 20096411m5349886

说明：本程序实现任意占空比产生，已经在easyfpga030综合过-This procedure generated to achieve an arbitrary duty cycle
<linjinwen> 在 2025-01-10 上传 | 大小：1kb | 下载：0