[VHDL编程] PS2_RS232

说明：PS2 RS232源码，ISE建立工程可直接使用，已经通过测试-PS2 RS232 verilog code，can use directly
<飞草> 在 2025-02-27 上传 | 大小：14kb | 下载：0

[VHDL编程] shizhong

说明：VHDL设计带报警的59分钟定时器，系统以秒速度递增至59分钟后,启动报警1秒钟,置位后又以秒速度递减至零并报警1秒钟。-VHDL design with alarm 59 minutes timer
<王一> 在 2025-02-27 上传 | 大小：14kb | 下载：0

[VHDL编程] MPPT-verilog

说明：MPPT Verilog source code for photovoltaic application
<mohamed> 在 2025-02-27 上传 | 大小：14kb | 下载：0

[VHDL编程] ov5640

说明：fpga控制CMOS相机ov5640采集图像，包括相机配置，ddr缓存，vga显示三个模块。直接可用-fpga control CMOS camera ov5640 capture images, including camera configuration, ddr cache, vga three display modules. Directly available
<高文> 在 2025-02-27 上传 | 大小：14kb | 下载：0

[VHDL编程] gamefive

说明：高精度小数除法器设计与实现。 在FPGA开发板上实现小数除法器，输入输出信号N_in [15:0], D_in[15:0]，N_in[15:0]小于D_in，即被除数小于除数，输出商Q_out[15:0]中Q[15]一定为0，Q[14:0]为商的小数部分。输入和计算结果通过VGA显示。-Precision fractional divider design and implementation. In the FPGA develo
<XiaoLiuMang> 在 2025-02-27 上传 | 大小：14kb | 下载：0

[VHDL编程] ADI_HDMI

说明：从FPGA输出到HDMI Tx的verilog 模块。实现完整HDMI图像输出功能。-FPGA output to HDMI Tx module in verilog
<唐> 在 2025-02-27 上传 | 大小：14kb | 下载：0

[VHDL编程] projectiverestore

说明：code to didvide the final output
<akki369 > 在 2025-02-27 上传 | 大小：14kb | 下载：0

[VHDL编程] ni677

说明：Including principal component analysis, factor analysis, Bayesian analysis, Pisarenko harmonic decomposition algorithm, PV modules contain, MPPT module, BOOST module, inverter module.
<tanniefen > 在 2025-02-27 上传 | 大小：14kb | 下载：0

[VHDL编程] fpga

说明：简单的键盘输入，点阵，数码管以及LCD显示(imple dot matrix, digital tube and LCD display)
<学生时代 > 在 2025-02-27 上传 | 大小：14kb | 下载：0

[VHDL编程] py2cmod-0.1.2.tar

说明：this is a scoerboarding algorithm
<jackson111 > 在 2025-02-27 上传 | 大小：14kb | 下载：0

[VHDL编程]  Boyka Undisputed IV All-1538949-subdown

说明：sub down subtitle in verilog
<tavakoli1374 > 在 2025-02-27 上传 | 大小：14kb | 下载：0

[VHDL编程] rs485

说明：communication rs232 in vhdl with clock divider, counter, buffer, rs232tx, rs232rx.
<le noach > 在 2025-02-27 上传 | 大小：14kb | 下载：0