资源列表
[VHDL编程] cordic_cells3
说明:system generator环境构造cordic运算模块-cordic computing module of the system generator environment constructed<qx> 在 2025-02-27 上传 | 大小:14kb | 下载:0
[VHDL编程] verilog-code
说明:verilog代码实例,大量的代码文件对设计文件很好-to many verilog code for design<nieer> 在 2025-02-27 上传 | 大小:14kb | 下载:0
[VHDL编程] source_file
说明:图像传感器数字控制模块,verilog编写,内涵ADC接口,FPGA验证通过。-image sensor digital controller module<引文> 在 2025-02-27 上传 | 大小:14kb | 下载:0
[VHDL编程] VHDL-Binary-counter
说明:Binary counter, its used to count the numbers in binary format<Charles> 在 2025-02-27 上传 | 大小:14kb | 下载:0