[VHDL编程] hyalite3

说明：数字钟1、具有时、分、秒计数显示功能，以二十四小时循环计时。 2、具有清零，调节小时，分钟的功能。 3、具有整点报时同时LED灯花样显示的功能。 -Digital clock 1, with hours, minutes, seconds count display features cyclic timing twenty-four hours. 2, has cleared, adjust the hours, minu
<童巧英> 在 2025-02-27 上传 | 大小：14kb | 下载：0

[VHDL编程] asynchronous-FIFO-verilog

说明：FIFO是英文First In First Out 的缩写，是一种先进先出的数据缓存器，他与普通存储器的区别是没有外部读写地址线，这样使用起来非常简单-FIFO is an abbreviation of the English First In First Out, is a first-in, first-out data buffer, the difference between him and ordinary memory
<chenkun> 在 2025-02-27 上传 | 大小：14kb | 下载：0

[VHDL编程] Async_fifo_verilog

说明：FIFO的用途，分类，一些重要参数，设计的难点和算法-FIFO uses, some important parameters, the difficulty of the design and algorithm
<袁璐> 在 2025-02-27 上传 | 大小：14kb | 下载：0

[VHDL编程] digital-clock-VHDL

说明：数字电子钟的VHDL硬件描述语言实现，可以用quaturs软件实现。-digital clock based on VHDL
<刘睿> 在 2025-02-27 上传 | 大小：14kb | 下载：0

[VHDL编程] xapp199

说明：writing efficient testbenches
<rhythm> 在 2025-02-27 上传 | 大小：14kb | 下载：0

[VHDL编程] PPC_VME-2.0

说明：基于PowerPC和FPGA开发的VME控制器的VME接口，采用SOPC建立环境，利用Verilog开发了接口时序。-PowerPC-based and FPGA development VME VME controller interface, using SOPC build environment, the use of Verilog developed interface timing.
<鲁文帅> 在 2025-02-27 上传 | 大小：14kb | 下载：0

[VHDL编程] MATLABLPM_ROM

说明：用MATLAB实现LPM_ROM中数据初始化在QuartusⅡ调入ROM初始化数据文件并选择在系统中的读写功能时，默认选择hex文件，在此你是见不到刚刚移动到工程中的mif文件的，需要在右下角的文件格式中选择MIF文件，这样就可以添加进去了-Using MATLAB LPM_ROM initialization data transferred in Quartus Ⅱ ROM initialization data file and
<kempwangkai> 在 2025-02-27 上传 | 大小：14kb | 下载：0

[VHDL编程] clock

说明：基于ＦＰＧＡ平台，通过数码管显示完成秒表的功能。通过按键，可实现从０到９９的正向计数或反向计数。-FPGA-based platform, through the digital display to complete the stopwatch function. Through the key, can be realized from 0 to 99 counts forward or reverse counting.
<马飞> 在 2025-02-27 上传 | 大小：14kb | 下载：0

[VHDL编程] VHDL-CODE-for-adder-and-subtractor

说明：vhdl code for implementation of adder and subtractor on fpga
<kuldeep> 在 2025-02-27 上传 | 大小：14kb | 下载：0

[VHDL编程] FIR_FILTER

说明：FIR滤波器的verilog实现，包含testbench，以及设计文档，文档里面详细介绍了滤波器系数的求取-FIR filter verilog implementation, including testbench, and the design document, the document which details the filter coefficients to strike
<雷> 在 2025-02-27 上传 | 大小：14kb | 下载：0

[VHDL编程] idt723641

说明：VERILOG双端口驱动IDT的双扣RAM很好用的-VERILOG Twill the IDT dual-port RAM drive good use
<hehh> 在 2025-02-27 上传 | 大小：14kb | 下载：0

[VHDL编程] MPPT-source-code-based-on-FPGA

说明：用Verilog Hdl语言实现的光伏系统最大功率跟踪的源代码，内包含程序解释说明。-Use Verilog Hdl language implementation of photovoltaic maximum power tracking system source code, contained within the program descr iption .
<刘邦> 在 2025-02-27 上传 | 大小：14kb | 下载：0