[VHDL编程] VGA

说明：verilog编写的VGA 2选1切换 经验证，正确-verilog prepared VGA 2-to-1 switching proven correct
<阳阳> 在 2025-02-13 上传 | 大小：7kb | 下载：0

[VHDL编程] vga_640x460_spirte

说明：使用Verilog语言编写的vga显示条纹的程序,可以在显示器上显示彩带,在Xilinx Spartan-6上运行通过,是很好的Verlog程序-Using Verilog language program vga display stripes, ribbons can be displayed on the monitor in the Xilinx Spartan-6 run through, is a very good pro
<于洋> 在 2025-02-13 上传 | 大小：7kb | 下载：0

[VHDL编程] brom_16x8

说明：使用Verilog语言编写的ROM读写程序,使用IP核,在Xilinx Spartan-6上运行通过,是很好的Verlog程序-ROM using Verilog language literacy program, the use of IP core in Xilinx Spartan-6 run through, is a very good program Verlog
<于洋> 在 2025-02-13 上传 | 大小：7kb | 下载：0

[VHDL编程] signed_integer_divider_latest.tar

说明：VERILOG IMPLEMENTATION OF SIGNED INTEGER DIVIDER
<ANNIYAN> 在 2025-02-13 上传 | 大小：7kb | 下载：0

[VHDL编程] 8b10b

说明：8b10b编解码，用于光通信和千兆以太网，verilog编写，已验证-8b10b codec for optical communications and Gigabit Ethernet, verilog prepared Verified
<容易> 在 2025-02-13 上传 | 大小：7kb | 下载：1

[VHDL编程] HDL-player

说明：HDL Player for Xilinx
<Tsai_Jimmy> 在 2025-02-13 上传 | 大小：7kb | 下载：0

[VHDL编程] LATTICE_synplifyPro_basic_flow

说明：LATTICE 同步（ synplifyPro）basic_flow 源码-LATTICE synchronization (synplifyPro) basic_flow source
<zengwenbo> 在 2025-02-13 上传 | 大小：7kb | 下载：0

[VHDL编程] D_Flip

说明：D触发器建立时间和保持时间检查，D触发器建立时间和保持时间检查-D flip-flop setup time and hold time checks, D flip-flop setup time and hold time checks
<筱怀> 在 2025-02-13 上传 | 大小：7kb | 下载：0

[VHDL编程] 15-vlsi

说明：Asynchronous fine grain power gated logic paper get code and logic static used
<moorthy> 在 2025-02-13 上传 | 大小：7kb | 下载：0

[VHDL编程] vhdl-programs

说明：vhdl source codes for various digital systems
<princemathew> 在 2025-02-13 上传 | 大小：7kb | 下载：0

[VHDL编程] 26879085sttc4

说明：Package is for developing the g Encoding techniques and developed in the MATLAB
<athifshah> 在 2025-02-13 上传 | 大小：7kb | 下载：0

[VHDL编程] count

说明：16位加法计数器，实现计数分频功能。时钟信号变化时，进行计数功能。-six accumulate
<曹子建> 在 2025-02-13 上传 | 大小：7kb | 下载：0