资源列表

« 1 2 ... .96 .97 .98 .99 .00 1001.02 .03 .04 .05 .06 ... 4311 »

[VHDL编程UART_for_FPGArar

说明:it is a verilog code written for MELAY state machine based UART and it wll synthesize in xinlix ise 8.2i.i have tested it om my kit.[i mae my own kit for spartan2 device]-it is a verilog code written for MELAY state mac
<yasir ateeq> 在 2025-02-08 上传 | 大小:5kb | 下载:0

[VHDL编程gold_code_vhd_217

说明:Gold Code Generators in Virtex Devices
<wangfeng> 在 2025-02-08 上传 | 大小:5kb | 下载:0

[VHDL编程microblaze_lab3

说明:spartan3e microblaze软核使用范例教程lab3源代码-the use of soft-core spartan3e microblaze tutorial example source code lab3
<康丙寅> 在 2025-02-08 上传 | 大小:5kb | 下载:0

[VHDL编程xilinx_count

说明:关于xilinx环境下的电路设计,验证计数器电路的正确性-About Xilinx design environment, verify the correctness of counter circuit
<> 在 2025-02-08 上传 | 大小:5kb | 下载:0

[VHDL编程10_LCD_GRAPH

说明:This is controler graphic LCD in vhdl
<darek> 在 2025-02-08 上传 | 大小:5kb | 下载:0

[VHDL编程frenquenter

说明:等精度频率计设计与文档,有源码,doc格式-Precision frequency meter, etc. The design and documentation, has source code, doc format
<ltlt> 在 2025-02-08 上传 | 大小:5kb | 下载:0

[VHDL编程VHDL-count

说明:这是一种描述加法器的VHDL描述。已经试用过。-This is a descr iption of the VHDL descr iption of adder. Have tried them already.
<dou> 在 2025-02-08 上传 | 大小:5kb | 下载:0

[VHDL编程fastpicturesystem

说明:高速图像采集系统完整的程序设计。里面是所有的源文件都经本人测试可以用,放心下载吧-High-speed image acquisition system complete the design process. Inside are all the source files have been tested, I can use, rest assured that you download
<> 在 2025-02-08 上传 | 大小:5kb | 下载:0

[VHDL编程vga

说明:VGA wrapper written in VHDL. This wrapper can be used to send VGA signals to the FPGA
<Rohit Kumar> 在 2025-02-08 上传 | 大小:5kb | 下载:0

[VHDL编程altera_avalon_uart_init

说明:用v-hdl写的基于fpga的串口驱动程序希望对大家有帮助-With v-hdl Writing FPGA-based serial driver would like to have everyone help
<滕骞> 在 2025-02-08 上传 | 大小:5kb | 下载:0

[VHDL编程opb_lcd_controller_v1_00_a

说明:spartan3系列fpga opb模式下lcd液晶屏控制代码-spartan3 Series fpga opb mode lcd LCD screen control code
<刘佳> 在 2025-02-08 上传 | 大小:5kb | 下载:0

[VHDL编程sine_testbench

说明:Sine generator in VHDL.
<Mike> 在 2025-02-08 上传 | 大小:5kb | 下载:0
« 1 2 ... .96 .97 .98 .99 .00 1001.02 .03 .04 .05 .06 ... 4311 »

源码中国 www.ymcn.org