[VHDL编程] 1

说明：简单的组合逻辑设计，简单分频时序逻辑电路的设计，利用条件语句实现计数分频时序电路(Simple combinatorial logic design, design of simple frequency division sequential logic circuit and Realization of counting frequency division timing circuit by conditional statem
<随风sf> 在 2024-12-26 上传 | 大小：1kb | 下载：0

[VHDL编程] 新建文本文档 (3)

说明：在Verilog中使用函数，用always块实现较复杂的组合逻辑电路，阻塞赋值与非阻塞赋值的区别(Using a function in Verilog, a complex combinational logic circuit is realized with a always block, and the difference between blocking assignment and non blocking assignm
<随风sf> 在 2024-12-26 上传 | 大小：1kb | 下载：0

[VHDL编程] traffic_light

说明：使用Verilog编写交通灯控制代码，能够直接进行运行仿真。(Using Verilog to write traffic light control code, can run the simulation directly.)
<王家小丫头> 在 2024-12-26 上传 | 大小：12kb | 下载：0

[VHDL编程] DDS -changed

说明：DDS技术实现波形产生代码，可以编译下载学习使用！(DDS generate diagram program)
<shilj> 在 2024-12-26 上传 | 大小：4.76mb | 下载：0

[VHDL编程] uart_design

说明：UART设计的VERILOG代码，具有FIFO功能，能实现CPU与外设之间的数据与指令通信(The VERILOG code designed by UART, which has the function of FIFO, can realize the communication between the data and the instruction between the CPU and the peripherals)
<沐羽1996> 在 2024-12-26 上传 | 大小：535kb | 下载：0

[VHDL编程] piccolo_verilog

说明：采用verilog设计的一个piccolo密码算法的硬件实现(Hardware implementation of a piccolo cryptographic algorithm designed by Verilog)
<longfor> 在 2024-12-26 上传 | 大小：4kb | 下载：0

[VHDL编程] x264

说明：hwaccel = get_hwaccel
<中国大> 在 2024-12-26 上传 | 大小：16kb | 下载：0

[VHDL编程]  4-bit SISO shift register.

说明：Shifter_Modified 4-bit SISO shift register.
<mamine2ia> 在 2018-03-08 上传 | 大小：1.86kb | 下载：0

[VHDL编程] ram rom verilog

说明：ram rom verilog hdl verilog
<mamine2ia> 在 2018-03-08 上传 | 大小：5.49kb | 下载：0

[VHDL编程] subtraction floating point

说明：subtract two number floating point (32 bit)
<truong tho> 在 2024-12-26 上传 | 大小：354kb | 下载：0

[VHDL编程] dayashankar_nair_verilog_2.1.tar

说明：finitie strate machine
<daya9000> 在 2024-12-26 上传 | 大小：23kb | 下载：0

[VHDL编程] dayashankar_nair_verilog_2.2.tar

说明：finite state machine
<daya9000> 在 2024-12-26 上传 | 大小：24kb | 下载：0