资源列表

« 1 2 ... .50 .51 .52 .53 .54 4155.56 .57 .58 .59 .60 ... 4311 »

[VHDL编程adder_4bit

说明:program using systemc synthesis GCD
<doanh > 在 2024-11-10 上传 | 大小:19.7mb | 下载:0

[VHDL编程GCD

说明:synthesis GCD using systemc
<doanh > 在 2024-11-10 上传 | 大小:9.91mb | 下载:0

[VHDL编程naisenyao

说明:Join repetitive control, Foreign materials inside the source code, Two-way PCS control simulation.
<薛伟春 > 在 2024-11-10 上传 | 大小:148kb | 下载:0

[VHDL编程ddr3_test_top

说明:DDR3 test code 測試用的代碼 學習用,簡單的使用DDR3(DDR3 test code for learning verilog code study.)
<JONESCHENG > 在 2024-11-10 上传 | 大小:2kb | 下载:0

[VHDL编程8051-master

说明:设计兼容51的指令集的处理器架构 编写兼容51处理器的Verilog代码 仿真 验证测试处理器的功能和性能(The design includes a processor whose instruction set is compatible to the industrial standard 8051 and its FPGA implementation. Through the analysis of instruct
<PhoebeBNN > 在 2024-11-10 上传 | 大小:12.62mb | 下载:0

[VHDL编程电梯控制器报告(Verilog实现)

说明:实现一个简单的电梯控制器,能够完成一个四层电梯的控制(The realization of a simple elevator controller, to complete a four storey elevator control)
<星空微尘 > 在 2024-11-10 上传 | 大小:15.63mb | 下载:0

[VHDL编程test59_TRIGU

说明:VHDL generating of trig signal microsemi project
<uson > 在 2024-11-10 上传 | 大小:254kb | 下载:0

[VHDL编程test60_TRIGD

说明:VHDL generating of trig down signal microsemi project
<uson > 在 2024-11-10 上传 | 大小:254kb | 下载:0

[VHDL编程test51_PLL

说明:VHDL How to use PLL-IP core microsemi project
<uson > 在 2024-11-10 上传 | 大小:292kb | 下载:0

[VHDL编程test42_CoreABC

说明:VHDL How to use CoreABC-IP with uart microsemi project
<uson > 在 2024-11-10 上传 | 大小:2.45mb | 下载:0

[VHDL编程DEMO_V

说明:实现led循环的程序 适合初学的人 可以下载学习(this is a demo verilog)
<柔柔弱弱 > 在 2024-11-10 上传 | 大小:3.17mb | 下载:0

[VHDL编程XilinxFree.lic

说明:这是许可在Xilinx Vivado 2015利用免费的IP核生成(This is the license to utilize free IP core generation in Xilinx Vivado 2015)
<haider87 > 在 2024-11-10 上传 | 大小:1kb | 下载:0
« 1 2 ... .50 .51 .52 .53 .54 4155.56 .57 .58 .59 .60 ... 4311 »

源码中国 www.ymcn.org