[VHDL编程] lab2

说明：算数逻辑运算单元 使用verilog编写(Arithmetic logical arithmetic units are written in Verilog)
<cadetblues > 在 2024-10-07 上传 | 大小：326656 | 下载：0

[VHDL编程] lab3

说明：booth算法移位乘 使用verilog(Booth algorithm shift multiply Verilog)
<cadetblues > 在 2024-10-07 上传 | 大小：27648 | 下载：0

[VHDL编程] fsm

说明：有限状态机fsm 二段式编写 verilog(Finite state machine, FSM, two sections, verilog)
<cadetblues > 在 2024-10-07 上传 | 大小：24576 | 下载：0

[VHDL编程] 8116

说明：LCMV optimization design array signal processing, Very suitable for the study using computer vision, Using high-order cumulants of MPSK signal modulation recognition.
<pouliutangsai > 在 2024-10-07 上传 | 大小：7168 | 下载：0

[VHDL编程] hdl-2014_r2.tar

说明：AD9361 IP 核，Linux版本，Vivado2014.2(AD9361 IP core, used on Linux, Vivado2014.2.)
<小陈3 > 在 2024-10-07 上传 | 大小：797696 | 下载：0

[VHDL编程] hdl-2014_r2

说明：AD9361 IP核，Windows版本，Vivado2014.2(AD9361 IP core, used on Windows, Vivado2014.2)
<小陈3 > 在 2024-10-07 上传 | 大小：1341440 | 下载：0

[VHDL编程] hdl-2015_r2.tar

说明：AD9361 IP核，Linux版本，Vivado2015.2(AD9361 IP core, used on Linux, Vivado2015.2)
<小陈3 > 在 2024-10-07 上传 | 大小：772096 | 下载：0

[VHDL编程] hdl-2015_r2

说明：AD9361 IP核，Windows版本，Vivado2015.2(AD9361 IP core, used on Windows, Vivado2015.2)
<小陈3 > 在 2024-10-07 上传 | 大小：1393664 | 下载：0

[VHDL编程] hdl-2016_r2.tar

说明：AD9361 IP核，Linux版本，Vivado2016.2(AD9361 IP core, used on Linux, Vivado2015.2)
<小陈3 > 在 2024-10-07 上传 | 大小：932864 | 下载：0

[VHDL编程] hdl-2016_r2

说明：AD9361 IP核，Windows版本，Vivado2016.2(AD9361 IP core, used on Windows, Vivado2016.2)
<小陈3 > 在 2024-10-07 上传 | 大小：1743872 | 下载：0

[VHDL编程] Elevador

说明：Elevator - VHDL Project
<HotavioH > 在 2024-10-07 上传 | 大小：242688 | 下载：0

[VHDL编程] sdram_ov7670_rgb_vga_640480

说明：IIC配置ov7670，图像存储到sdram，并通过vga显示(IIC configuration ov7670, images stored to SDRAM, and displayed through the VGA)
<songchao > 在 2024-10-07 上传 | 大小：6973440 | 下载：0