[VHDL编程] FIR

说明：ＦＰＧＡ实现数字滤波器，基于硬件描述语言ＶＥＲＩＬＯＧ　ＨＤＬ，顶层文件ＦＩＲ．Ｖ-FPGA realization of digital filters, based on the hardware descr iption language VERILOG HDL, the top-level file FIR. V
<YP> 在 2024-11-20 上传 | 大小：5kb | 下载：0

[VHDL编程] sum

说明：这是一个用VHDL写的简易的CPU的程序，共支持10条指令。使用微指令方式。包括.bit文件。下载到FPGA芯片上成功。注解不小心忘记保存。-This is a simple to use VHDL to write the CPU process, a total of 10 commands support. Way to use microinstruction. Including. Bit file. Downloaded t
<figure_hit> 在 2024-11-20 上传 | 大小：743kb | 下载：0

[VHDL编程] 100vhdl

说明：VHDL源代码100例（1）自带目录！请仔细查看！-VHDL source code 100 cases (1) bring their own directory! Please review!
<李> 在 2024-11-20 上传 | 大小：95kb | 下载：0

[VHDL编程] 100vhdl1

说明：VHDL源代码100例（1）带有目录！请仔细查看！-VHDL source code 100 cases (1) with the directory! Please review!
<李> 在 2024-11-20 上传 | 大小：23kb | 下载：0

[VHDL编程] 100vhdl2

说明：VHDL源代码100例（1）带有目录！请仔细查看！-VHDL source code 100 cases (1) with the directory! Please review!
<李> 在 2024-11-20 上传 | 大小：54kb | 下载：0

[VHDL编程] 100vhdl3

说明：VHDL源代码100例（1）带有目录！请仔细查看！-VHDL source code 100 cases (1) with the directory! Please review!
<李> 在 2024-11-20 上传 | 大小：27kb | 下载：0

[VHDL编程] 100vhdl4

说明：VHDL源代码100例（1）带有目录！请仔细查看！-VHDL source code 100 cases (1) with the directory! Please review!
<李> 在 2024-11-20 上传 | 大小：4kb | 下载：0

[VHDL编程] sopc_avalon_ads7822

说明：fpga嵌入式系统组件，温度采集驱动，可以很方便的扩展，是个很实用的例子，-FPGA embedded system components, temperature acquisition-driven, it is easy to expand, is a very practical example of
<dahai> 在 2024-11-20 上传 | 大小：12kb | 下载：0

[VHDL编程] sopc_avalon_audio_dac_fifo

说明：fpga嵌入式系统组件，可以很方便的扩展，是个实例的例子，可以实现歌曲播放-FPGA embedded system components, it is easy to expand, is an example of the example, you can realize music player
<dahai> 在 2024-11-20 上传 | 大小：14kb | 下载：0

[VHDL编程] basicforVHDLIPcoretest

说明：基于VHDL语言的IP核验证 -VHDL-based IP core verification language
<张波> 在 2024-11-20 上传 | 大小：8kb | 下载：0

[VHDL编程] TOUBIYINLIAO

说明：verilog HDL自动投币售饮料机程序，分一元和五毛，有找零功能。-verilog HDL automatic coin machine beverage sale procedures, sub-one dollar and fifty cents, and give change function.
<王义> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] VERILOGMIAOBIAO

说明：秒表计时器的verilog实现，是一个教授发表的学术论文。有点参考意义。-Stopwatch timer Verilog realize, is a professor of published academic papers. Somewhat useful.
<王义> 在 2024-11-20 上传 | 大小：256kb | 下载：0