[VHDL编程] 新建文件夹

说明：Verilog语音，FPGA产生DE，HS，VE信号()
<小麦穗 > 在 2024-11-13 上传 | 大小：1kb | 下载：0

[VHDL编程] trafficlight

说明：南北四路交通灯，，，红灯25秒绿灯20秒黄灯5秒(North South four road traffic lights)
<云白三 > 在 2024-11-13 上传 | 大小：5.78mb | 下载：0

[VHDL编程] smg_IP

说明：在DE 2开发板上，编写vhdl语言，建立8段数码管IP核，在nios ii中编写C语言程序，实现8段数码管数码有规律显示。(In the DE 2 development board, the preparation of VHDL language, the establishment of 8 sections of digital tube IP kernel, in Nios II written in C language
<nsl123asd > 在 2024-11-13 上传 | 大小：9.09mb | 下载：0

[VHDL编程] UART-HPY

说明：利用FPGA实现了UART编解码功能，已在Xilinx及Altera多种型号FPGA例化使用。附有寄存器使用说明。(a useful UART decoder and encoder.)
<帕萨迪纳 > 在 2024-11-13 上传 | 大小：47kb | 下载：0

[VHDL编程] cordic

说明：生成正余弦函数，根据cordic算法可以生成sin和cos(Generating sin or cos function)
<ixupeng > 在 2024-11-13 上传 | 大小：11.22mb | 下载：0

[VHDL编程] FFT64DIF

说明：实现64点的快速傅里叶运算，并用modelsim、matlab仿真。(Achieve fast Fourier operations at 64 points, and use Modelsim, matlab simulation.)
<chenmm > 在 2024-11-13 上传 | 大小：19.74mb | 下载：0

[VHDL编程] hua

说明：使用verilog编写的AD7810控制器，经过了仿真验证(The AD7810 controller written by Verilog has been verified by simulation)
<jxxymm > 在 2024-11-13 上传 | 大小：2kb | 下载：0

[VHDL编程] uart

说明：嵌入式串口通讯，采用verilog编写，在altera开发板上运行(Embedded serial communication, written using Verilog, altera development board on the run)
<歪歪mao > 在 2024-11-13 上传 | 大小：2.71mb | 下载：0

[VHDL编程] LIUXISOPC2

说明：基于SOPC的FPGA设计，一个简单的计算机程序(calculator SOPC FPGA)
<刘栖123 > 在 2024-11-13 上传 | 大小：42.84mb | 下载：0

[VHDL编程] ModelCPU

说明：包含模型机设计的框架代码 可手动添加其他相关代码完成各种功能设计(The fr a mework code that contains model machine design can be added manually)
<胡佳华 > 在 2024-11-13 上传 | 大小：1kb | 下载：0

[VHDL编程] ethernet_test

说明：基于FPGA的千兆以太网通讯，通讯方式采用GMII总线通信(Gigabit Ethernet communication based on FPGA, communication using GMII bus communication)
<lj120809769 > 在 2024-11-13 上传 | 大小：11.28mb | 下载：0

[VHDL编程] usartV1.2

说明：基于Verilog实现串口通讯，通过串口调试助手可测试(Serial communication based on Verilog, through the serial debugging assistant can test)
<hitwhw > 在 2024-11-13 上传 | 大小：4.29mb | 下载：0