[VHDL编程] dds_synthesizer

说明：Verilog编写的基于DDS的信号发生器，频率可变。(Verilog prepared by the DDS-based signal generator, the frequency variable.)
<lionsde > 在 2025-01-12 上传 | 大小：325kb | 下载：0

[VHDL编程] PllTwoOrder

说明：Verilog编写的二阶锁相环代码，环路可以收敛。(Verilog prepared by the second-order phase-locked loop code, the loop can converge.)
<lionsde > 在 2025-01-12 上传 | 大小：16.17mb | 下载：0

[VHDL编程] E8_1_RS232

说明：VHDL编写的RS232串口通讯代码，可以使用。(VHDL prepared by the RS232 serial communication code, you can use.)
<lionsde > 在 2025-01-12 上传 | 大小：745kb | 下载：0

[VHDL编程] E7_2_IntBitSync

说明：位同步的VHDL实现，代码可综合。很好用！(Bit synchronization of the VHDL implementation, the code can be integrated. very useful!)
<lionsde > 在 2025-01-12 上传 | 大小：1.1mb | 下载：0

[VHDL编程] Mtk_Res1.4

说明：mn mnbmnbmnbmbmnbmb
<osamai > 在 2025-01-12 上传 | 大小：199kb | 下载：0

[VHDL编程] mingmie-V4.1

说明：Based on the time delay estimation of power spectrum, Based on piecewise nonlinear weight value Pso algorithm, Machine learning routines.
<pjirjjmr > 在 2025-01-12 上传 | 大小：6kb | 下载：0

[VHDL编程] AD6.9常用元器件封装库

说明：pcb常用原件库，常用不常用，ad9和ad6使用的解压。啊就看大家都发(PCB common original libraryCB commonly used original library, commonly used not commonly used, Ad9 and AD6 use decompression. Oh, just look at everyone)
<反对 > 在 2025-01-12 上传 | 大小：398kb | 下载：0

[VHDL编程] 交通灯

说明：简易交通灯基于单片机c51程序，运用visual c++ uvision，以及isis pro(this is a simple-traffic-light)
<xiuping > 在 2025-01-12 上传 | 大小：17kb | 下载：0

[VHDL编程] UART

说明：verilog IO模拟串口,用IO模拟uart进行串口通讯，无需硬件串口(Verilog io analog serial port, using io simulation UART serial communication, no hardware serial port)
<yt14212 > 在 2025-01-12 上传 | 大小：1.22mb | 下载：0

[VHDL编程] cordic

说明：cordic算法的verilog实现，适用于学习。(The verilog implementation of CORDIC algorithm is suitable for learning.)
<yt14212 > 在 2025-01-12 上传 | 大小：6.63mb | 下载：0

[VHDL编程] 97957700spi

说明：验证过的程序 ，平时自己测试用的，供大家参考使用。(Own serial test procedures, validation, and very complete. For your reference use)
<wspudhy > 在 2025-01-12 上传 | 大小：5kb | 下载：0

[VHDL编程] verilog_PLL

说明：全数字锁相环的verilog源代码，包括鉴相器，K变摸可逆计数器，加减脉冲器和N分频器。已经仿真实现。(All digital phase-locked loop Verilog source code, including phase discriminator, K variable touch reversible counter, add and subtract pulse and N frequency divider. H
<小米1 > 在 2025-01-12 上传 | 大小：11kb | 下载：0