资源列表
[VHDL编程] up_counter_8
说明:Code for 8bit up counter in Verilog<zsan> 在 2024-10-10 上传 | 大小:43008 | 下载:0
[VHDL编程] Rising_edge_detect
说明:Rise edge detect code in Verilog<zsan> 在 2024-10-10 上传 | 大小:117760 | 下载:0
[VHDL编程] decoder_38
说明:FPGA实验,基于VHDL语言的一个38译码器,实测效果非常好,请各位多多指教-FPGA experiment, based on the VHDL language a decoder 38, actual effect is very good, please advice<张鹏飞> 在 2024-10-10 上传 | 大小:115712 | 下载:0
[VHDL编程] bresenham_algorithm
说明:This a project which contains a verilog code for Bresenham algorithm for linear interpolation, the code is tested using isim simulator.<shahbaaz> 在 2024-10-10 上传 | 大小:11577344 | 下载:0