[VHDL编程] VGAController

说明：Easy VGAController in vhdl
<Thiago Amaral> 在 2025-01-15 上传 | 大小：10.22mb | 下载：0

[VHDL编程] 8a

说明：2 Flip Flops in VHDL
<Thiago Amaral> 在 2025-01-15 上传 | 大小：1kb | 下载：0

[VHDL编程] soma_loka

说明：Sum make in vhdl code
<Thiago Amaral> 在 2025-01-15 上传 | 大小：1kb | 下载：0

[VHDL编程] rs_232

说明：Comunication rs232 in vhdl
<Thiago Amaral> 在 2025-01-15 上传 | 大小：1kb | 下载：0

[VHDL编程] equalizer

说明：This the code for the channel equalizer and the test bench for this in the verilog code.-This is the code for the channel equalizer and the test bench for this in the verilog code.
<rion> 在 2025-01-15 上传 | 大小：1kb | 下载：0

[VHDL编程] convolution

说明：This the code for the convolutional and the test bench for this in the verilog code.-This is the code for the convolutional and the test bench for this in the verilog code.
<rion> 在 2025-01-15 上传 | 大小：1kb | 下载：0

[VHDL编程] demapperSharp1(16QAM)

说明：This the code for the demapper in the verilog code.-This is the code for the demapper in the verilog code.
<rion> 在 2025-01-15 上传 | 大小：1kb | 下载：0

[VHDL编程] inter_deleaver

说明：This the code for the interleaver and the deinterleaver in the verilog code.-This is the code for the interleaver and the deinterleaver in the verilog code.
<rion> 在 2025-01-15 上传 | 大小：2kb | 下载：0

[VHDL编程] mapperSharp1(16QAM)

说明：This the code for the mapper in the verilog code.-This is the code for the mapper in the verilog code.
<rion> 在 2025-01-15 上传 | 大小：1kb | 下载：0

[VHDL编程] mt9d112_ddr2

说明：镁光MT9基于FPGA图像采集模块，该模块可同时采集两路视频信号。其包括完整的时序和接口、ddr2内存数据写入和存储、qsys系统的搭建、FPGA与NIOS II联合设计-Micron MT9 based on FPGA image acquisition module, the module can simultaneously capture two video signals. Including the complete tim
<豪> 在 2025-01-15 上传 | 大小：37.39mb | 下载：0

[VHDL编程] HDMI_4AV

说明：该源码为基于FPGA的HDMI显示的一拖四的AV视频采集。该模块可方便移植在需要使用HDMI高清显示的场合，并且可将VGA显示一分为四，方便各个窗口显示不同的图像信息-The source for the FPGA-based HDMI display of a four of the AV video capture. The module can be easily transplanted in the need to use t
<豪> 在 2025-01-15 上传 | 大小：1.94mb | 下载：0

[VHDL编程] fft4_T

说明：4点FFT处理器设计，流水线式结构。采用状态机，不停地循环。-4-point FFT processor design, pipelined structure. Using the state machine, keep the cycle.
<王岩> 在 2025-01-15 上传 | 大小：775kb | 下载：0