[VHDL编程] frequence_430new

说明：基于FPGA的数字频率计的设计，可测量波形的频率周期占空比等-Digital frequency meter design FPGA-based, measurable frequency waveform cycle duty cycle
<虞连贵> 在 2024-11-14 上传 | 大小：8.31mb | 下载：0

[VHDL编程] verilog

说明：本文档设计了1光栅位移传感器信号的接收、光栅位移传感器信号的整形及电平转换电路设计，用Verilog HDL描述了锁相倍频细分和零位信号处理电路。利用FPGA实现光栅位移系统与上位机接口的电路原理框图-This document designed a grating displacement sensor signal reception, grating displacement sensor signal shaping and l
<吴汉> 在 2024-11-14 上传 | 大小：106kb | 下载：0

[VHDL编程] sine_package

说明：ve verilog va tai lieu
<DAO THANH MAI> 在 2024-11-14 上传 | 大小：1kb | 下载：0

[VHDL编程] mipsx2

说明：基于FPGA的SOC设计与功能测试，利用mips指令集编写的soc片上系统，以及功能验证- SOC design and FPGA-based functional test, use mips instruction set written soc system on a chip, and functional verification
<wuqi> 在 2024-11-14 上传 | 大小：1.44mb | 下载：0

[VHDL编程] 151019_halfadder

说明：此程序是FPGA 中用VHDL语言来实现半加器的功能，对于初学者很有参考价值。-This program is FPGA using VHDL language to achieve a half-adder function, a good reference for beginners.
<安安> 在 2024-11-14 上传 | 大小：2kb | 下载：0

[VHDL编程] yuandengke

说明：袁登科的永磁同步电机一书书，里面的全部源代码，-yuandengke pmsm of book matalb
<申彦磊> 在 2024-11-14 上传 | 大小：186kb | 下载：0

[VHDL编程] vga

说明：This VHDL sample demonstrates how to generate a VGA signal to make it possible to connect an FPGA to a monitor. Written for Mimas v2, but probably easily adapted to any other board with a VGA connector on it (that can al
<Ruben> 在 2024-11-14 上传 | 大小：1kb | 下载：0

[VHDL编程] clock_monitor

说明：时钟监测模块，在系统运行过程中，时刻保持对时钟频率的检测-Clock detection module, the system is running, keep the clock frequency detection
<zhangxin> 在 2024-11-14 上传 | 大小：1kb | 下载：0

[VHDL编程] FIR_lowpass

说明：一个FIR低通滤波器的fpga源码，可以应用于通信调制成型滤波器参考代码-A FIR low-pass filter in the fpga source code, can be used in the communication reference code modulation shaping filter
<右下角> 在 2024-11-14 上传 | 大小：1kb | 下载：0

[VHDL编程] interpolate4

说明：调制信号后4倍内插的verilog代码，用于基带成型滤波器输入数据-4 times after modulation signal interpolation verilog code, used to baseband shaping filter input data
<右下角> 在 2024-11-14 上传 | 大小：1kb | 下载：0

[VHDL编程] dfe_filter

说明：DEF算法的FIR滤波器verilog代码，内有乘法器IP核，可直接仿真使用-DEF algorithm for FIR filter verilog code with multiplier IP core, can be directly used simulation
<右下角> 在 2024-11-14 上传 | 大小：2kb | 下载：0

[VHDL编程] Steppermotor-VHDL

说明：Stepper motor positioning control system VHDL program and simulation
<Richie_Zen> 在 2024-11-14 上传 | 大小：5kb | 下载：0