资源列表
[VHDL编程] DDR3 SDRAM Verilog Model
说明:ddr3的逻辑带么参考,有需要的可以看一下。。。。。。。。。(ddr3 ssscoede code code code)<sss911 > 在 2024-11-14 上传 | 大小:69kb | 下载:0
[VHDL编程] counter10_11
说明:基于FPGA制作异步清零,同步计数的十进制计数器(FPGA based asynchronous zero clearing, synchronous counting decimal counter)<小和尚的菜 > 在 2024-11-14 上传 | 大小:359kb | 下载:0
[VHDL编程] Contador
说明:counter project developed on the universuty<diegorezek > 在 2024-11-14 上传 | 大小:45kb | 下载:0