[VHDL编程] Code-speed-adjustment-circuit

说明：基于同步的数字 复接系统, 即输入的数据码流速率相同。若各 支路 的数 据码 流速 率不 同, 则 不能 直接 进行 复接, 因为复接合成后的数字信 号流, 在 接收端是无法分接恢复成原来的信号的, 为此在复接 前要使各支路数码率同步, 我们可以在设计的同步数字复接系 统前方加一码速调整单元, 以调整各支路的速码率使其同步, 并在分接 后再经过码速调整恢复为原来的速率。 -Based on the synchronous digit
<谢政龙> 在 2025-04-23 上传 | 大小：681kb | 下载：0

[VHDL编程] kbd_uart

说明：利用FPGA设计的基于UART接口的键盘控制电路，可以实现键盘控制的部分功能-The use of UART interface keyboard control circuit design based on FPGA, can realize some functions of keyboard control
<Hunter> 在 2025-04-23 上传 | 大小：93kb | 下载：0

[VHDL编程] PCIe_13.1

说明：基于FPGA的pcie13.0的接口控制模块的下载执行程序，可以直接实现pcie13.0接口的控制-FPGA pcie13.0 interface control module download executable program based on direct control can achieve pcie13.0 interface
<Hunter> 在 2025-04-23 上传 | 大小：648kb | 下载：0

[VHDL编程] 5CSXFC6D6F31C8N_pin_location

说明：友晶科技公司开发板SOC-KIT的FPGA芯片5CSXFC6D6F31C8N的管脚分布，使用与此开发板的使用者-Pin Terasic company SOC-KIT development board FPGA chip 5CSXFC6D6F31C8N distribution, and use this development board users
<Hunter> 在 2025-04-23 上传 | 大小：490kb | 下载：0

[VHDL编程] Borax_BA5_SoC_Kit_Rev2

说明：骏龙科技有限公司Borax开发板SoC_Kit的实例程序，适合此开发板的使用者-Cytech technology Borax development board SoC_Kit examples of procedures for the development board users
<Hunter> 在 2025-04-23 上传 | 大小：1.76mb | 下载：0

[VHDL编程] ITU_656_Encoder

说明：ITU_656协议下的图像编程代码，适用于此协议下传输图像的开发者-The image programming code under the ITU_656 protocol, suitable for transmission of images to developers under this Agreement
<Hunter> 在 2025-04-23 上传 | 大小：1kb | 下载：0

[VHDL编程] CLK_DIV_IP_packager

说明：Vivado IP packager的实例。Vivado版本2014.2，使用Verilog语言对一个分频程序打包。-Examples of Vivado IP packager. Vivado version 2014.2, using the Verilog language for a division of the program package.
<LIU-Jianlinag> 在 2025-04-23 上传 | 大小：674kb | 下载：0

[VHDL编程] FPGAcode

说明：verilog HDL语言编程实现比较、分频、除法、阻塞与非阻塞语句的源文件和test文件-compare, division,half_clock,block and unblock
<wxy> 在 2025-04-23 上传 | 大小：4kb | 下载：0

[VHDL编程] FPGAcode

说明：函数，任务，有限状态机，状态机接口设计，SRAM设计FIFO的代码实现-Functions, tasks, finite state machine, the state machine interface design, SRAM FIFO design code implements
<wxy> 在 2025-04-23 上传 | 大小：8kb | 下载：0

[VHDL编程] mux

说明：verilog code it is about multiplexer
<myank jaiswal> 在 2025-04-23 上传 | 大小：102kb | 下载：0

[VHDL编程] serial

说明：此为Verilog写的功能测试函数，主要用于模块的测试，本程序已调试成功。-This is the function of test functions written in Verilog, mainly used in the test module, the program has been successful debugging.
<尹框> 在 2025-04-23 上传 | 大小：1kb | 下载：0

[VHDL编程] VD_212_correction

说明：对田耘等所著《无线通信FPGA设计》中第324页代码错误进行了更正，并对代码进行了注释。同时给出了测试激励文件。-Tian Yun and other book Wireless Communications FPGA design on page 324 of the code error has been corrected, and the code of the comments.At the same time gives
<LIU-Jianlinag> 在 2025-04-23 上传 | 大小：239kb | 下载：0