资源列表

« 1 2 ... .60 .61 .62 .63 .64 3765.66 .67 .68 .69 .70 ... 4311 »

[VHDL编程traffic_ligt_controller_veeren

说明:traffic light controller
<hr> 在 2024-11-19 上传 | 大小:35kb | 下载:0

[VHDL编程IJARCET-VOL-1-ISSUE-traffic_light

说明:Good document which contains traffic light controller
<hr> 在 2024-11-19 上传 | 大小:459kb | 下载:0

[VHDL编程fwdfwfft

说明:4位的16点fft,ccmul为复数乘法器,bfproc为蝶形运算器,输出的结果为四位,每一级都要进行round操作。-4 16-point fft, ccmul for complex multiplier, bfproc for the butterfly operation, a result output is four, each stage should be carried out round operation.
<kove> 在 2024-11-19 上传 | 大小:7kb | 下载:0

[VHDL编程AudioSubSystemStereo

说明:DE2-115 AUDIOSUBSSTEM
<ssthsfthsrths> 在 2024-11-19 上传 | 大小:1kb | 下载:0

[VHDL编程FIR_OVER

说明:基于FPGA的FIR滤波器的设计,包括每个模块的设计和顶层原理图。-FIR filter design based on FPGA, including the design and top-level schematic of each module.
<嘉明> 在 2024-11-19 上传 | 大小:9.72mb | 下载:0

[VHDL编程DE1_SoC_Audio

说明:声音录制、播放的Verilog代码,用于Altera Cyclone V SOC. 写时适配的是DE1-SOC开发板。-Audio recording and playing code for Altera Cyclone V SOC FPGA. Code was designed for DE1-SOC development board, but could be reference for other boards.
<比鼻> 在 2024-11-19 上传 | 大小:3.25mb | 下载:0

[VHDL编程spram

说明:vhdl code of single port ram
<vishal> 在 2024-11-19 上传 | 大小:42kb | 下载:0

[VHDL编程dpram

说明:vhdl code dual port map
<vishal> 在 2024-11-19 上传 | 大小:78kb | 下载:0

[VHDL编程chirp

说明:VHDL CODE Of chirp counter
<vishal> 在 2024-11-19 上传 | 大小:61kb | 下载:0

[VHDL编程reg16

说明:vhdl code of 16 bit register which has 8 bit input and 16 bit output at second count-vhdl code of 16 bit register which has 8 bit input and 16 bit output at second count
<vishal> 在 2024-11-19 上传 | 大小:104kb | 下载:0

[VHDL编程universal

说明:vhdl code of universal shift register which o/p is control by mode input
<vishal> 在 2024-11-19 上传 | 大小:39kb | 下载:0

[VHDL编程24bitdivderVerilog

说明:FPGA 24位除法器编程,verilogHDL编程-The 24 bit divder used in FPGA,programmed in verilog HDL.
<方云龙> 在 2024-11-19 上传 | 大小:4kb | 下载:0
« 1 2 ... .60 .61 .62 .63 .64 3765.66 .67 .68 .69 .70 ... 4311 »

源码中国 www.ymcn.org