[VHDL编程] add32

说明：由1位加法器级联得到的32位加法器 是设计单周期cpu的时候的基本部件-use 1 adders to be a 32 adder it is necessary for you to design a cpu
<Richar> 在 2024-11-18 上传 | 大小：107kb | 下载：0

[VHDL编程] gpr

说明：32个寄存器组成的寄存器堆 用于在cpu设计中存储数据-made up of 32 regs be used to design single cpu
<Richar> 在 2024-11-18 上传 | 大小：102kb | 下载：0

[VHDL编程] Alu

说明：alu cpu中的运算模块 可以进行加减等方面的运算-alu a part of cpu can add sub and so on
<Richar> 在 2024-11-18 上传 | 大小：85kb | 下载：0

[VHDL编程] counter

说明：计数器 用来计数 带有复位功能 用verilog语言编写-counter use for countering number use Verilog accelmber
<Richar> 在 2024-11-18 上传 | 大小：105kb | 下载：0

[VHDL编程] lcd1602_test

说明：FPGA 实验：在液晶1602第一行显示Welcome to FPGA，第二行显示0-9的数字循环，并设置有复位键。学会了1602液晶每行显示的设计，理解1602液晶的具体结构，此程序基于Quartus的编程环境，采用Veilog语言编写。-FPGA experiment: the first line of LCD second show to FPGA Welcome, the 1602 line shows the digital
<丁明凯> 在 2024-11-18 上传 | 大小：1.53mb | 下载：0

[VHDL编程] AD0804

说明：FPGA之ADC0804实验（1）程序是用ADC0804显示00-ff（2）将其转换成0-255；（3）将其转换成0-5.0V； （4）如果输入电压大于2.5V，设定报警灯亮。此程序基于Quartus的编程环境，采用Veilog语言编写。-ADC0804 FPGA experiment (1) program is to use ADC0804 00-FF (2) will be converted into 0-255 (3) wi
<丁明凯> 在 2024-11-18 上传 | 大小：1.73mb | 下载：0

[VHDL编程] DA_TLC5620

说明：FPGA之TLC5620：将所给程序下载到实验箱，观察现象并结合现象理解程序的含义，使其实现单通道的DA转换：在按下通道的按键之后，用数码管显示输入的数字量，停止按键，数码管计数停止，继续按键则继续计数，按下复位键，则系统清零，数码管显示零值。此程序基于Quartus的编程环境，采用Veilog语言编写。-FPGA tlc5620: to the program downloaded to the box observed phenom
<丁明凯> 在 2024-11-18 上传 | 大小：2.47mb | 下载：0

[VHDL编程] Parallel_SQRT

说明：32-bit parallel integer square root
<khersasali123> 在 2024-11-18 上传 | 大小：3kb | 下载：0

[VHDL编程] VHDL-projects

说明：I have simple five VHDL projects. I use FPGA Spartan3A family board with XC3S50A FPGA chip. This project was created in Xilinx ISE Design Suite version (13.2).It contains divider,XOR blocks, counters, moore automat and m
<Jaroslav> 在 2024-11-18 上传 | 大小：1.44mb | 下载：0

[VHDL编程] fpga

说明：FPGA代码，包含地址译码模块、16位锁存器、AD片选、死区及滤除窄脉冲、过流和短路保护、解除脉冲封锁模块、PWM模块、PWM选择 -FPGA code, including the address decoder module 16 latches, AD chip select, filter out the dead and narrow pulse, overcurrent and short circuit protect
<qiqi> 在 2024-11-18 上传 | 大小：168kb | 下载：0

[VHDL编程] lvds

说明：lvds通信协议程序，已调通,并包含一些相关资料-lvds communication protocol procedures have been transferred through, and contains some relevant information
<qiqi> 在 2024-11-18 上传 | 大小：4.88mb | 下载：0

[VHDL编程] 5_ADC_Lab

说明：基于altera公司MAX10型FPGA的ADC调试程序-ADC-based debugger altera company MAX 10 type of FPGA
<qiqi> 在 2024-11-18 上传 | 大小：6.47mb | 下载：0