[VHDL编程] draw_char_type

说明：FPGA字符显示控制，RAM作为显存地址存放现在内容，ROM作为显示字模。-FPGA character display control, RAM memory address is stored as the content now, ROM as a display font.
<xiaomei> 在 2024-11-19 上传 | 大小：1.19mb | 下载：0

[VHDL编程] video_form_convert

说明：将ADV7181解码出来的数字视频，提取亮度信号作为视频输出。-The ADV7181 decoded digital video, the luminance signal is extracted as a video output.
<xiaomei> 在 2024-11-19 上传 | 大小：7.78mb | 下载：0

[VHDL编程] video_shape_center

说明：FPGA将二值化的视频提取目标的位置信息，最终计算出目标的型心。-FPGA binarized video extract location information of the target, the final calculation of the target core.
<xiaomei> 在 2024-11-19 上传 | 大小：3.61mb | 下载：0

[VHDL编程] dsp_link_tx16

说明：FPGA到TS201的link_port接口，以16位的数据格式传输到DSP。-FPGA to TS201 s link_port interface, 16-bit data format for transmission to the DSP.
<xiaomei> 在 2024-11-19 上传 | 大小：153kb | 下载：0

[VHDL编程] DSCH2

说明：VLSI compiler or nano chip designer.
<Nahid> 在 2024-11-19 上传 | 大小：1.21mb | 下载：0

[VHDL编程] lec_Chap2

说明：Verilog Hardware Descr iptive Language
<asquare> 在 2024-11-19 上传 | 大小：915kb | 下载：0

[VHDL编程] source

说明：VHDL Altera example code
<newyoon> 在 2024-11-19 上传 | 大小：11.83mb | 下载：0

[VHDL编程] phase-locked-loop-implementation

说明：在FM0数据解码时，利用锁相环生成数据同步时钟信号。文件为锁相环实现。Verilog HDL-When FM0 decoding data using the phase-locked loop generates the data synchronizing clock signal. File for phase-locked loop implementation.Verilog HDL
<> 在 2024-11-19 上传 | 大小：3kb | 下载：0

[VHDL编程] ADC_handle

说明：针对ADC器件AD9226的数据采集处理流程，针对手册时序做的有效数据输出控制。Verilog HDL- ADC AD9226 data acquisition device for processing flow for the manual timing do valid data output control.Verilog HDL
<> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] decode

说明：通信数据中FM0数据的解码接收，解码数据和输出同步时钟。Verilog HDL-FM0 decoding the received data in the communication data, the decoded data and outputs sync clock。Verilog HDL
<> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] 32-bit-division-design-In-Verilog

说明：32位除法器，基于状态机设计，使用Verilog实现-32-bit division based on state machine. Using Verilog
<yangd> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] normCORDIC_VHDL

说明：用VHDL写的CORDIC算法下求距离的一个模块，经测试可用精度高-By seeking lower write VHDL distance CORDIC algorithm module, the test can be used with high precision
<Size Xiao> 在 2024-11-19 上传 | 大小：3kb | 下载：0