[VHDL编程] NAVI

说明：基于fpga的GPS导航数据发生器，使用verilog编写- Fpga-based GPS navigation data generator, using verilog write
<刘先生> 在 2025-01-20 上传 | 大小：1.65mb | 下载：0

[VHDL编程] main

说明：this file is used for sdk implementation in echo server application-this file is used for sdk implementation in echo server application
<phani> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] Verilog_guide(HUAWEI)

说明：Verilog基本电路设计指导书(华为资料),华为内部Verilog教学资料-Verilog basic circuit design guide book (Huawei data), Huawei internal Verilog teaching materials
<伍卅> 在 2025-01-20 上传 | 大小：355kb | 下载：0

[VHDL编程] clk1hz

说明：分频电路 将电路分频为1赫兹 可用于FPGA实验-Frequency divider circuit is a circuit that can be used in FPGA Hz
<Frozen> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] Introduction-_FPGA

说明：fpga的初级教程，分为一和二，请认真学习-fpga primary curriculum is divided into one and two, please carefully study
<ykw> 在 2025-01-20 上传 | 大小：1.57mb | 下载：0

[VHDL编程] Introduction-_FPGA_mid1

说明：fpga的中级教程，中级1_逻辑代数基础，请认真学习-fpga intermediate tutorial, intermediate algebra 1_ logical basis, carefully study
<ykw> 在 2025-01-20 上传 | 大小：917kb | 下载：0

[VHDL编程] Introduction-_FPGA_mid2

说明：fpga的中级教程，中级2_数字电路基础，请认真学习-fpga intermediate tutorial, intermediate 2_ digital circuits based on carefully study
<ykw> 在 2025-01-20 上传 | 大小：686kb | 下载：0

[VHDL编程] Introduction-_FPGA_mid3

说明：fpga的中级教程，中级3_数字电路提高，请认真学习-fpga intermediate tutorial, intermediate 3_ improve digital circuits, carefully study
<ykw> 在 2025-01-20 上传 | 大小：698kb | 下载：0

[VHDL编程] Introduction-_FPGA_mid4

说明：fpga的中级教程，中级4_硬件描述语言，请认真学习-fpga intermediate tutorial, intermediate 4_ hardware descr iption language, to seriously study
<ykw> 在 2025-01-20 上传 | 大小：403kb | 下载：0

[VHDL编程] clock-design-code-for-reference

说明：时钟设计参考代码（quartersII）-clock design code for reference
<祝伟杰> 在 2025-01-20 上传 | 大小：22kb | 下载：0

[VHDL编程] project

说明：VHDL编写8*8LED点阵。实现显示，滚动字符。包含硬件部分PCB图。-VHDL, 8* 8LED lattice. Achieve the display, scrolling characters. Includes hardware part PCB.
<龙睿> 在 2025-01-20 上传 | 大小：1.32mb | 下载：0

[VHDL编程] mouse_led

说明：mouse to led movements to realize where the x and y coordinates. After the first falling-edge tick and the rx-en signal are asserted, the FSMD shifts in the start bit and moves to the dps state. Since the received data
<hirrimi> 在 2025-01-20 上传 | 大小：331kb | 下载：0