[VHDL编程] code

说明：设计一个同步二十四进制计数器，理解触发器同步计数工作机制，掌握同步触 发控制的VHDL描述方法以及异步清零的描述方法。 -Design a synchronous binary counter twenty-four understanding count the trigger synchronization mechanism, master synchronous trigger VHDL descr iption meth
<张双图> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] code

说明：通过对十字路*通灯控制系统的设计，掌握不同进制计数归零的描述方法以 及通过信号使进程进行相互通信的方法。-Through the intersection traffic light control system design, master describes different methods to zero and the decimal counting processes via signal to communica
<张双图> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] code

说明：通过对VGA 接口的显示控制设计，理解VGA 接口的时序工作原理，掌握通过计数器产 生时序控制信号的方法以及用MEGEFUNCTION 制作锁相环的方法。-Through the VGA display control interface design, understanding the timing works VGA interface, timing control method of generating control
<张双图> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] code

说明： 设计RS、JK、D、T 四种触发器，掌握异步复位置位的方法以及四种触发功能的实现方 法，掌握QuartusII 软件的使用方法以及GW48 型SOPC 开发平台中的输入输出模式配置方 法。 -Design RS, JK, D, T four kinds of triggers, grasp complex bit asynchronous methods and how to configure four trigger
<张双图> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] DDS

说明：使用VHDL开发的DDS程序，简单实现，进行相关硬件配置后即可使用-You can use the DDS program developed using VHDL, simple implementation, related hardware configuration
<guo> 在 2025-01-20 上传 | 大小：5.62mb | 下载：0

[VHDL编程] Multifunction-modem-based-on-VHDL

说明：调制解调器是在发送端通过调制将数字信号转换成模拟信号，而在接收端通过解调将模拟信号转换为数字信号的一种装置。这个程序用VHDL语言编写，实现了二进制振幅键控（2ASK）的调制与解调；二进制频移键控（2FSK）的调制与解调，二进制相位键控（2PSK）的调制与解调过程。 多功能调制解调器-The modem is modulated by the transmission side converts the digital signal i
<李丽> 在 2025-01-20 上传 | 大小：1.68mb | 下载：0

[VHDL编程] 1540000000000031952_taxi

说明：一个基于FPGA使用VHDL语言编译的出租车计价器，在Xilinx ISE环境下编译-An FPGA using VHDL language compiler taxi meter, compiled under Xilinx ISE environment
<梅木每> 在 2025-01-20 上传 | 大小：5.36mb | 下载：0

[VHDL编程] TouchPad

说明：一个触摸屏打地鼠小游戏 ，利用VHDL实现，在Xilinx ISE环境下编译。-A touch-screen play hamster game, using the VHDL implementation, compiled under Xilinx ISE environment.
<梅木每> 在 2025-01-20 上传 | 大小：8.34mb | 下载：0

[VHDL编程] Verilog-Files---551

说明：Programmable IIR Filter written in Verilog and its respective modules.
<Karan> 在 2025-01-20 上传 | 大小：5kb | 下载：0

[VHDL编程] SDRAM_96M_UART_TestOK

说明：SDRAM_96M_串口实验OK 一个项目工程，硬件包含Altera FPGA，SDRAM，串口，使用verilog-SDRAM_96M_ serial experiments OK a project engineering, hardware contains Altera FPGA, SDRAM, serial port, using verilog
<李家发> 在 2025-01-20 上传 | 大小：966kb | 下载：0

[VHDL编程] DACtoADCtoSPI_Triangle1

说明：DACtoADCtoSPI_Triangle1.zip 一个项目工程，硬件包含Altera FPGA，SDRAM，串口，使用verilog-DACtoADCtoSPI_Triangle1.zip a project engineering, hardware contains Altera FPGA, SDRAM, serial port, using verilog
<李家发> 在 2025-01-20 上传 | 大小：119kb | 下载：0

[VHDL编程] AD_SAMPLE_PHASE_MATLAB

说明：测试多通道AD同步采集信号的相位差,经过实际项目验证-test multi-channel AD sample signal s phase
<杨凯强> 在 2025-01-20 上传 | 大小：3kb | 下载：0