[VHDL编程] 16qam

说明：vhdl实现16qam,有规范接口，解释清楚-implemention of 16 qam, have atlantic interfaces
<旋舞> 在 2025-01-21 上传 | 大小：11kb | 下载：0

[VHDL编程] VGA

说明：彩条信号发生器，用于产生和输出彩条信号。FPGA用。-Color bar signal generator for generating and outputting color bar signal. FPGA use.
<jinlu> 在 2025-01-21 上传 | 大小：287kb | 下载：0

[VHDL编程] code-pour-decim-poly

说明：this code is for a decimation filter with polyphase structure , so the original filter is decomposed by 5 filters which is the decimation factor in that case and each of them is selected each Fs/5
<lassana> 在 2025-01-21 上传 | 大小：23kb | 下载：0

[VHDL编程] multiply_8_VHDL

说明：由8 位加法器构成的以时序方式设计的8 位乘法器，采用逐项移位相加的方 法来实现相乘的VHDL程序代码。包含几个小模块和一个顶层设计文件，运行可用。-an 8 bit multiplier combined with 8 bit adder using a design by way of timing,and it use a way of Itemized shift to implement the multiply.It i
<白> 在 2025-01-21 上传 | 大小：3kb | 下载：0

[VHDL编程] 60_binary_counter_vhdl_quartus2

说明：一个60进制的计数器的VHDL源代码，测试可行。-a VHDL code of 60 binary counter and it test feasible.
<白> 在 2025-01-21 上传 | 大小：903kb | 下载：0

[VHDL编程] jiajian

说明：利用Verilog语言编写的按键实现数码管显示数字的加减，通过三个按键分别实现加1和减1操作 以及复位操作，BASYS2开发板验证。-Verilog language use buttons to achieve digital display digital subtraction achieve plus one and minus one operation and reset operation, BASYS2 developm
<孙伟> 在 2025-01-21 上传 | 大小：864kb | 下载：0

[VHDL编程] motor2

说明：Verilog编程实现步进电机的单双八拍的四路脉冲信号。采用28BYJ-48步进电机（驱动ULN2003）验证可以实现其正反转。-Single and double eight four-shot pulse signal Verilog Programming stepper motor. Using 28BYJ-48 stepper motor (driver ULN2003) verification can achieve it
<孙伟> 在 2025-01-21 上传 | 大小：331kb | 下载：0

[VHDL编程] shiyan2

说明：FPGA换流的实验程序，因为没有信号发生器，无法给出4路PWM信号，就自己产生了开关状态信号，给换流用的-In other experimental procedures FPGA flow, because there is no signal generator, can not give four PWM signal generated on their own switch state signal converter use
<hufengge> 在 2025-01-21 上传 | 大小：896kb | 下载：0

[VHDL编程] SDRAM-verilog

说明：SDRAM控制器.用verilog实现SDRAM的读写操作。-sdram coll
<胡马> 在 2025-01-21 上传 | 大小：17kb | 下载：0

[VHDL编程] coinwasher2

说明：自动投币洗衣机的控制器设计，包含按键消抖，控制器模块，数码管显示，对电机的控制信号输出。投两颗币将实现洗半桶，投三颗币实现洗一桶-Automatic coin washing machine controller design, including key debounce, controller module, digital display, the motor control signal output. Throw two co
<shen> 在 2025-01-21 上传 | 大小：1.14mb | 下载：0

[VHDL编程] codeacq

说明：实现扩频通信系统中的码同步。应用vhdl语言，可以运行-Spread spectrum communication system code synchronization. Application vhdl language, you can run
<黄培哲> 在 2025-01-21 上传 | 大小：1.4mb | 下载：0

[VHDL编程] CRC

说明：CRC源程序代码，基于FPGA开发环境的源代码。-CRC source code, FPGA-based development environment source code.
<tiercel> 在 2025-01-21 上传 | 大小：9kb | 下载：0