资源列表
[VHDL编程] DDR2-design-out-of-fpga
说明：FPGA外部的ddr2设计的相关学习资料-off-fpga，ddr design<黄志沛> 在 2025-01-22 上传 | 大小：178kb | 下载：0
[VHDL编程] DDR3design-on-xilinx
说明：在xilinx平台上实现的ddr3的设计，verilog-ddr3,design on xilinx,verilog<黄志沛> 在 2025-01-22 上传 | 大小：8.07mb | 下载：0
[VHDL编程] verilog-ddr-sdram
说明：用verilog实现的ddr sdram控制器-ddr sdram by verilog hdl<黄志沛> 在 2025-01-22 上传 | 大小：735kb | 下载：0
[VHDL编程] Alliance-VLSI-CAD-System-master
说明：Alliance VLSI CAD Design System and Soutce code....include a all RTL2GDSII Flowchart<日向雏田> 在 2025-01-22 上传 | 大小：10.64mb | 下载：0
[VHDL编程] 1024-point-FFT-in-verilog.pdf
说明：1024 点得快速傅里叶变换算法 FPGA in verilog-1024 point FFT on a FPGA written in verilog<Colleen> 在 2025-01-22 上传 | 大小：14.34mb | 下载：0
[VHDL编程] jtag_master.tar
说明：JTAG模块的VHDL代码，用于了解JTAG内部结构原理，可集成嵌入IC,为IC提供JTAG功能。十分强大的代码，方便可靠。-VHDL code JTAG module is used to understand the internal structure principle JTAG can be integrated embedded IC, the IC provides JTAG functionality. The code<倪潇飞> 在 2025-01-22 上传 | 大小：3kb | 下载：0
[VHDL编程] led_new
说明：时钟分频 FPGA 键盘实验操作程序 谢谢大家 我真的是来下载程序的 -clock FPGA clock div<wushishuai> 在 2025-01-22 上传 | 大小：286kb | 下载：0
[VHDL编程] pulse_sequence
说明：用VHDL语言实现了并行脉冲控制器的代码-Using VHDL code parallel pulse controller<Diego> 在 2025-01-22 上传 | 大小：1kb | 下载：0
[VHDL编程] V3_Verilog
说明：这是一个ALTERA的Verilog学习历程，程序可能有点简单，但是对于初学者帮助很大。-This is a learning process Verilog ALTERA, the program may be a bit simple, but very helpful for beginners.<小飞> 在 2025-01-22 上传 | 大小：25.79mb | 下载：0