资源列表

« 1 2 ... .06 .07 .08 .09 .10 3511.12 .13 .14 .15 .16 ... 4311 »

[VHDL编程cordic

说明:cordic算法,适用于宽带信道化接收机提取信号参数-CORDIC algorithm, suitable for wideband channelized receiver signal parameter estimation
<yanhuizhi> 在 2025-01-22 上传 | 大小:1kb | 下载:0

[VHDL编程DE2_ControlPanel_V2.0.1

说明:de2 Cyclone® II 2C35 FPGA 最新版 控制面板-de2 Cyclone® II 2C35 FPGA control pad
<黄乐> 在 2025-01-22 上传 | 大小:4.84mb | 下载:0

[VHDL编程OFDM基带发信机设计

说明:使用Verilog编写的OFDM基带发信机,为需要设计OFDM原型机的人员提供参考
<s00d45> 在 2014-03-24 上传 | 大小:3.81kb | 下载:0

[VHDL编程dtrigger

说明:分频器,对输入时钟进行分频,可以用来驱动电机,或者用作其他需要时钟源的外设的驱动信号-Divider, devide the input clock frequency to another frequence clock signal
<wxl> 在 2025-01-22 上传 | 大小:15.8mb | 下载:0

[VHDL编程cf_interface

说明:verilog 语言描述的CF卡接口,能正常读写的-Verilog module for CF card interface.It was test OK!
<zhaoboqiang> 在 2025-01-22 上传 | 大小:4kb | 下载:0

[VHDL编程serial

说明:很好用的串口收发FPGA程序,代码简洁,想要的朋友们可以直接引用到子程序里,可以直接使用,经过多年工程应用了。告别大段的繁琐的官方串口程序吧。-Good use of serial transceiver FPGA program, code simple, and friends want to be a direct reference to the subroutine can be used directly, after ye
<孙飞> 在 2025-01-22 上传 | 大小:6kb | 下载:0

[VHDL编程QPSK_fpga

说明:Verilog实现的QPSK调制,供OFDM调制系统使用!采用相位选择法。-Verilog QPSK modulation implementation, for the use of OFDM modulation system!The phase selection method is adopted.
<qiaofeng> 在 2025-01-22 上传 | 大小:1.94mb | 下载:0

[VHDL编程s_to_p_fpga

说明:采用Verilog编写的串并转换模块,可以用在MPSK调制和OFDM调制系统中。-Use Verilog write string and conversion module, which can be used in MPSK modulation and OFDM modulation system.
<qiaofeng> 在 2025-01-22 上传 | 大小:273kb | 下载:0

[VHDL编程m_sequence_fpga

说明:采用Verilog语言编写的伪随机序列——m序列,可用作通信系统输入数据源。-Use Verilog language- m sequence pseudo random sequence, and can be used as input data sources in communication system.
<qiaofeng> 在 2025-01-22 上传 | 大小:379kb | 下载:0

[VHDL编程digital-downconversion

说明:一篇关于基于FPGA的数字下变频的不错文章,值得参考。-An article on FPGA-based digital downconversion good article, worth considering.
<duke> 在 2025-01-22 上传 | 大小:5.66mb | 下载:0

[VHDL编程DIRECT-DIGITAL-SYSTHESIZER

说明:Direct digital systhezier on FPGA WRITTEN WITH VERILOG
<Colleen> 在 2025-01-22 上传 | 大小:3.05mb | 下载:0

[VHDL编程DDS

说明:DDS信号生成模块,使用MATLAB产生查找表,可输出方波、三角波、锯齿波、正弦波-DDS signal generator module, using MATLAB to generate a lookup table can output square wave, triangle wave, sawtooth, sine
<苏杭> 在 2025-01-22 上传 | 大小:8.47mb | 下载:0
« 1 2 ... .06 .07 .08 .09 .10 3511.12 .13 .14 .15 .16 ... 4311 »

源码中国 www.ymcn.org