[VHDL编程] cores

说明：a core has been developed for your 32 bit fpu with a least 32x2 input 4 bit operator with round off and 32 bit output and 8 bit exeption data.
<arka> 在 2025-01-21 上传 | 大小：25kb | 下载：0

[VHDL编程] VHDL

说明：VHDL功能模块直接用。分有： 去抖，数码显示，任意分频。-VHDL modules directly. Points are: to shake, digital display, arbitrary frequency.
<滕野> 在 2025-01-21 上传 | 大小：6kb | 下载：0

[VHDL编程] adder4

说明：基于VHDL的4位加法器。 由4个一位全加器级联构成。-VHDL-based 4-bit adder. One consists of four full adder cascade.
<东城> 在 2025-01-21 上传 | 大小：1kb | 下载：0

[VHDL编程] Dlatch3

说明：基于VHDL的触发器设计。 由一个电平触发的D触发器构成的上下边沿触发器。-Trigger-based VHDL design. Consists of a level-triggered D flip-flops up and down the edge of the trigger.
<东城> 在 2025-01-21 上传 | 大小：1kb | 下载：0

[VHDL编程] 8051corelcd

说明：fpga上实现的51内核，带有LCD试验，顺利试验成功很好用。-on fpga implementation of 51 core with LCD test, successfully tested well with the smooth.
<陈成> 在 2025-01-21 上传 | 大小：13.03mb | 下载：0

[VHDL编程] fulladder-using-half-adder

说明：half adder full adder using half adder in verilog
<sonumonu> 在 2025-01-21 上传 | 大小：1kb | 下载：0

[VHDL编程] seven-segment-display

说明：seven segment diaplay
<sonumonu> 在 2025-01-21 上传 | 大小：1kb | 下载：0

[VHDL编程] alarm_clock

说明：digital clock with alarm and control
<sonumonu> 在 2025-01-21 上传 | 大小：16kb | 下载：0

[VHDL编程] cf_fft

说明：用verilogHDL写的实现4096点FFT的算法，附带quartus ii工程.-VerilogHDL achieved with 4096-point FFT written algorithm works with quartus ii
<毛宏斌> 在 2025-01-21 上传 | 大小：3.12mb | 下载：0

[VHDL编程] UART

说明：URAT设计，系统包括五个模块，MCU模块，TX发送模块，RX接受模块，波特率产生模块，复位模块。-URAT design, the system consists of five modules, MCU module, TX transmit module, RX accept modules, baud rate generator module, reset module.
<李龙> 在 2025-01-21 上传 | 大小：55kb | 下载：0

[VHDL编程] altera_cordic-Verilog

说明：altera_cordic sin cos altera_cordic sin cos-altera_cordic sin cos
<dan> 在 2025-01-21 上传 | 大小：1kb | 下载：0

[VHDL编程] frm_sync

说明：此程序为帧同步程序，采用状态机的VHDL描述方式编写。-This procedure for fr a me synchronization procedures, using the state machine to prepare the way VHDL descr iption.
<chenjinhao> 在 2025-01-21 上传 | 大小：1kb | 下载：0