[VHDL编程] ac701-pcie-rdf0225-2013.2-c

说明：赛灵思7系列开发板ac701，PCIE参考设计，VHDL/Verilog，开发环境Vivado-xilinx 7 series design Kit AC701 PCIe reference design. VHDL/Verilog, design environment Vivado
<凯一> 在 2025-01-22 上传 | 大小：3.63mb | 下载：0

[VHDL编程] mux16

说明：基于FPGA的verilog编写的乘法器-FPGA-based multiplier verilog prepared
<张毅> 在 2025-01-22 上传 | 大小：135kb | 下载：0

[VHDL编程] sd_controller.v

说明：SD卡的IP核，Verilog代码编写，与MCU挂载后实现SD卡的读写数据。-SD card IP core,programmed by verilog,link to MCU can R/W data to the SD card.
<王景民> 在 2025-01-22 上传 | 大小：231kb | 下载：0

[VHDL编程] t4_fifo

说明：FIFO的verilog与VHDL的实现，并与FIFO的IP核做对比，为了方便大家学习，每个文件均附有测试脚本文件，希望对大家有用。-The FIFO verilog and VHDL implementation with FIFO IP core to do comparison, in order to facilitate learning, each file with a test scr ipt file, we want
<宋国志> 在 2025-01-22 上传 | 大小：229kb | 下载：0

[VHDL编程] t1_bin2bcd

说明：二进制转BCD的verilog程序，实现二进制数到BCD的转换，该程序具有节约FPGA的内部逻辑资源等特点- Binary to BCD s verilog procedures to achieve binary number to BCD conver
<宋国志> 在 2025-01-22 上传 | 大小：448kb | 下载：0

[VHDL编程] t2_manchester_coder

说明：Manchester 编码器的Verilog与VHDL实现，并分别采用moore和mealy机对其进行描述，比较了两种实现方法的不同。并且每种情况都给出了测试脚本，希望对您有用。-Manchester encoder Verilog and VHDL realization and moore and mealy machines were used to describe it, compare the two implementat
<宋国志> 在 2025-01-22 上传 | 大小：152kb | 下载：0

[VHDL编程] eeprom

说明：实现I2C协议下EEPROM存储的数据读写控制-Under I2C protocol to achieve read and write data stored in EEPROM control
<蔡鹏程> 在 2025-01-22 上传 | 大小：123kb | 下载：0

[VHDL编程] t1_comm

说明：该程序包括数据的发送，加密，奇偶校验，接收，解密等模块，实现了一个完整的收发操作。为了测试方便，我们将接收到的数据直接引入发送端口，为此，我们编写了测试脚本文件，验证程序的正确性。该程序模块较多，读者可参考压缩包内的原理框图文件，以便于理解。-The program includes sending, encryption, parity, receive, decrypt data modules to achieve a compl
<宋国志> 在 2025-01-22 上传 | 大小：620kb | 下载：0

[VHDL编程] cpc1

说明：实现序列检测的功能，对特定数字序列成功的检测-Achieve the function of sequence detection for detecting the success of a particular sequence of numbers
<蔡鹏程> 在 2025-01-22 上传 | 大小：28kb | 下载：0

[VHDL编程] VGA

说明：一个vga的完整工程，自己做的，相关的频率可以在网上找到-Vga of a complete project, do it yourself, the relevant frequencies can be found online
<wenjiong> 在 2025-01-22 上传 | 大小：224kb | 下载：0

[VHDL编程] module

说明：自己平时写的几个简单的模块，可以参考一下-He usually wrote a few simple modules, you can refer to
<wenjiong> 在 2025-01-22 上传 | 大小：1kb | 下载：0

[VHDL编程] adder

说明：自己做的几个不同方式实现的加法器的方法，可以参考一下-Adder several ways to do their own different ways, you can refer to
<wenjiong> 在 2025-01-22 上传 | 大小：4kb | 下载：0