[VHDL编程] mov

说明：完成了单片机的cpu操作系统中，指令集的数据传送类指令-Complete microcontroller cpu operating systems, data transfer instruction class instruction set
<王碧琳> 在 2025-04-07 上传 | 大小：2.05mb | 下载：0

[VHDL编程] gate_vhdl

说明：移位寄存器。 移位寄存器。 移位寄存器。 -Shift register. Shift register. Shift register. Shift register. Shift register. Shift register.
<徐得森> 在 2025-04-07 上传 | 大小：702kb | 下载：0

[VHDL编程] Verilog

说明：按键消抖控制LED程序.键值变化开始计时 10ms-LED key debounce control program. Keys change start time 10ms
<邓宇> 在 2025-04-07 上传 | 大小：105kb | 下载：0

[VHDL编程] 1111-Sequence-Detection

说明：1111序列检测的设计VHDL代码，用状态机实现111序列检测的设计，如果检测到正确的序列，则led灯亮起，否则熄灭-1111 Sequence Detection design VHDL code, using the state machine to achieve 111 Sequence Detection design, if it detects the correct sequence, led lights, other
<syt> 在 2025-04-07 上传 | 大小：1kb | 下载：0

[VHDL编程] iic

说明：用vhdl实现iir总线仿真 对于vhdl初学者很有帮助-Iir bus simulation using vhdl
<lauile> 在 2025-04-07 上传 | 大小：13kb | 下载：0

[VHDL编程] liushuishichazhaobiao

说明：（一）取得I1，取得I2。 （二）正值化I1 和I2。 （三）正值化后的I1 和I2 送往查表。 （四）取得查表结果Q1_Sig 和Q2_Sig 然后相减-(a) to obtain I1, I2. (two) in I1 and I2. (three) in after I1 and I2 to the table. (four) obtain look-up table results of Q1_Sig a
<yuzhuangzhi> 在 2025-04-07 上传 | 大小：1kb | 下载：0

[VHDL编程] qam16

说明：实现16进制的QAM调制， 编译通过-Achieve 16 to 229 QAM modulation, achieve 16 to 229 QAM modulation, compiled by
<孙靖逸> 在 2025-04-07 上传 | 大小：771kb | 下载：0

[VHDL编程] alteraFPGA_RS232_communication

说明：基于alteraFPGA的RS232与电脑端的通信例程-RS232 and PC-based communication routines of alteraFPGA
<Gary> 在 2025-04-07 上传 | 大小：526kb | 下载：0

[VHDL编程] alteraFPGA_SRAM_read_write_test

说明：基于alteraFPGA的SDRAM读写测试例程-Based alteraFPGA the SDRAM read and write test routines
<Gary> 在 2025-04-07 上传 | 大小：157kb | 下载：0

[VHDL编程] alteraFPGA_state_machine

说明：基于alteraFPGA的有限状态机例程-Based on finite state machine routines alteraFPGA
<Gary> 在 2025-04-07 上传 | 大小：306kb | 下载：0

[VHDL编程] all_cpu

说明：精简指令集CPU，可完成移位，跳转等简单功能，适用于FPGA学习，本代码使用verilog编写。-RISC CPU, to be completed by the shift, jumps and other simple functions for FPGA learning to write the code using verilog.
<晓东> 在 2025-04-07 上传 | 大小：1.8mb | 下载：0

[VHDL编程] cpu

说明：该源码为之前上传的allcpu 的仿真代码testbench，使用modsim进行仿真。-The source code for previously uploaded allcpu simulation code testbench, use modsim simulation.
<晓东> 在 2025-04-07 上传 | 大小：226kb | 下载：0