[VHDL编程] VHDL-Code-For-BCD-To-Excess3--Code-Converter-By-D

说明：VHDL Code For BCD To Excess3 Code Converter By Data Flow Modelling-VHDL Code For BCD To Excess3 Code Converter By Data Flow Modelling
<rik> 在 2025-01-25 上传 | 大小：38kb | 下载：0

[VHDL编程] fsk_final

说明：A simple FSK code using CORDIC sine wave generator.It is basically a switching oscillator kind of Frequency shift keying
<shivjose> 在 2025-01-25 上传 | 大小：3kb | 下载：0

[VHDL编程] VERILOG_FAQ

说明：Verilog FAQ ------------ This document contains 97 frequently asked questions and their answers related to Verilog. It s for novice to Verilog. But it also useful for intermediate Verilog programmer.
<kkk> 在 2025-01-25 上传 | 大小：213kb | 下载：0

[VHDL编程] fengming

说明：VHDL实现蜂鸣器唱歌，已验证通过，音乐文件采用ROM存储。-VHDL implementation buzzer singing, has been verified through.
<多哈达> 在 2025-01-25 上传 | 大小：597kb | 下载：0

[VHDL编程] traffic_light

说明：基于VHDL语言的关于交通路灯的设计，实现现实生活中路*通灯控制-Based on the traffic lights VHDL language design, implementation, real-life intersection traffic light control
<yehnan> 在 2025-01-25 上传 | 大小：84kb | 下载：0

[VHDL编程] SPI_IF

说明：本人编写的简易SPI协议，将8位数据和8位地址共16bit信息转换为1bit串行数据输出-SPI protocol
<lkg> 在 2025-01-25 上传 | 大小：2kb | 下载：0

[VHDL编程] rs232_tr

说明：自学的串口通信模块，包含接收模块，发送模块，波特率模块，顶层模块-RS232 communication application,VHDL code
<lkg> 在 2025-01-25 上传 | 大小：5kb | 下载：0

[VHDL编程] parallel8_serial

说明：V5 FPGA中8:1并串转换输出，可供初学者参考设计，涉及 OSERDES 原语的使用-the use of "OSERDES"
<lkg> 在 2025-01-25 上传 | 大小：1kb | 下载：0

[VHDL编程] mcp2510_13.3

说明：this file function is to driver the chip of MCP2510
<赵剑鹏> 在 2025-01-25 上传 | 大小：3kb | 下载：0

[VHDL编程] moonCar

说明：实现小车的寻线（白线或者黑线）的代码，如何转向，判断是否偏离路线-Achieve trolley hunt (white line or black line) of the code, how to turn, determine whether the deviation from the route
<安培> 在 2025-01-25 上传 | 大小：25kb | 下载：0

[VHDL编程] upload

说明：A major obstacle that stands in the way of efficient test response compaction are the unknown values (x-values) captured by scan cells during testing. If test responses with x-values are compacted, some of the outp
<shankar.m> 在 2025-01-25 上传 | 大小：33kb | 下载：0

[VHDL编程] source

说明：A major obstacle that stands in the way of efficient test response compaction are the unknown values (x-values) captured by scan cells during testing. If test responses with x-values are compacted, some of the outp
<shankar.m> 在 2025-01-25 上传 | 大小：10kb | 下载：0