资源列表

« 1 2 ... .13 .14 .15 .16 .17 3418.19 .20 .21 .22 .23 ... 4311 »

[VHDL编程SIN-MODULATE-BASED-FPGA

说明:对正弦波进行调制,下载到FPGA的硬件环境中,运行后用示波器检测,结果可行-On the sine wave modulation, downloaded to the FPGA hardware environment, running with an oscilloscope, and the results feasible
<刘毓博> 在 2025-01-26 上传 | 大小:992kb | 下载:0

[VHDL编程robot_control

说明:机器人擂台赛。利用FPGA(EP2C5T144C8N)作为控制器,控制机器人实现避障、攻击其它机器人,以及清扫擂台。-Robot Challenge Cup. The use of FPGA (EP2C5T144C8N) as a controller to control the robot to achieve obstacle avoidance, attack other robots, as well as cleaning
<王峰> 在 2025-01-26 上传 | 大小:1.62mb | 下载:0

[VHDL编程verilog-codes

说明:xor code in verilog. can be used for fpga developement
<pankaj> 在 2025-01-26 上传 | 大小:3kb | 下载:0

[VHDL编程fulladd4

说明:全加器代码和测试激励文件,优化的全加器,占用FPGA资源少-Full adder code and test incentives
<张雷> 在 2025-01-26 上传 | 大小:1kb | 下载:0

[VHDL编程trafic

说明:traffic.v&test stimulas ,traffic control system
<张雷> 在 2025-01-26 上传 | 大小:2kb | 下载:0

[VHDL编程ddr_ram

说明:ddr_ram, ddr 工程调试文件,和测试向量激励-ddr_ram, ddr engineering code and test incentives document
<张雷> 在 2025-01-26 上传 | 大小:5kb | 下载:0

[VHDL编程ssl_decompose

说明:SSL安全协议解码源代码,和测试激励文件-SSL security protocol decoder source code, and test incentives document
<张雷> 在 2025-01-26 上传 | 大小:7kb | 下载:0

[VHDL编程pine_line_adder8

说明:8 位全加器的设计,采用多pipeline设计方法-8 full adder multi-pipeline design
<张雷> 在 2025-01-26 上传 | 大小:795kb | 下载:0

[VHDL编程zigeti

说明:基于FPGA的verilog语言写的按键控制步进1 的输出占空比从1 到99 的脉冲波,并用两位数码管显示出脉冲波占空比,按键key10加1 ,按键key11减1 。-FPGA-based verilog language button control stepper output duty cycle of 1 from 1 to 99 of the pulse wave, and use two digital tube di
<尹佳佳> 在 2025-01-26 上传 | 大小:121kb | 下载:0

[VHDL编程FPGA-TOOL-chipscope

说明:FPGA的仿真工具chipscope pro的使用方法-FPGA simulation tools to use chipscope pro
<liang> 在 2025-01-26 上传 | 大小:928kb | 下载:0

[VHDL编程pingball

说明:用verilog写得弹珠小游戏,在BASYS平台上运行的-Pinball game with verilog written, running on a platform in BASYS
<呼呼> 在 2025-01-26 上传 | 大小:1.08mb | 下载:0

[VHDL编程mac21

说明:this file is a multiply and accumulate logic built in VHDL platform.-this file is a multiply and accumulate logic built in VHDL platform.
<varun konda> 在 2025-01-26 上传 | 大小:2kb | 下载:0
« 1 2 ... .13 .14 .15 .16 .17 3418.19 .20 .21 .22 .23 ... 4311 »

源码中国 www.ymcn.org