[VHDL编程] rom_mem

说明：设计14×6 位的ROM，其结构图如图1 所示。其中，reset 为复位按钮，可以采用TEC-CA 平台上的复位脉冲，对应ACEX1K100 型号芯片的管脚ID 为83，Cyclone 的则为240；clock 为时钟脉冲源，可采用TEC-CA 平台上单脉冲按钮，对应ACEX1K100 型号芯片管脚ID 为 79，Cyclone 的则为29；dout 为ROM 单元的输出引脚。-Design 146 of the ROM,
<Bingo> 在 2025-01-31 上传 | 大小：107kb | 下载：0

[VHDL编程] asynram

说明：设计32×6位的RAM，其结构图如图2所示。其中，adr为地址引脚，cs、wr、rd分别为片 选、写和读引脚，din_out为输入输出引脚。当cs=0且wr由低到高（上升沿）时，din上的输 入数据写入adr指示的单元中；当cs=0且rd=0时，adr对应单元的数据在dout数据线上读出。 因wr在上升沿时写入数据，因此可以采用TEC-CA平台上的单脉冲按钮作为wr。-Design 326 of RAM, the struc
<Bingo> 在 2025-01-31 上传 | 大小：331kb | 下载：0

[VHDL编程] zsjk

说明：可以根据不同的注水要求，灵活预置不同的注水时间，实时监控和动态直观显示当前的注水时间信息，当注水完成时，提供远程报警功能。-According to different water requirements, flexibility preset different injection time, real-time monitoring and dynamic visual display of the current injecti
<reder> 在 2025-01-31 上传 | 大小：1kb | 下载：0

[VHDL编程] dtc

说明：可以根据不同的传输要求，实现命令字和数据字的精确同步控制，编码中包含了时钟和数据信息，在传输代码信息的同时，实现了时钟信号的同步传输-According to different transmission requirements, the command and data words to achieve precise synchronization control, the encoding of the clock and da
<reder> 在 2025-01-31 上传 | 大小：1kb | 下载：0

[VHDL编程] FPGA

说明：基于FPGA的数字频率计的课程设计，附完整代码。-FPGA-based digital frequency meter course design, with complete code.
<姚华> 在 2025-01-31 上传 | 大小：225kb | 下载：0

[VHDL编程] verilog 新手上路

说明：这里面包含了verilog编程中的常用的小模块，特别适合新手学习verilog，
<aixuexili> 在 2013-09-08 上传 | 大小：3.1mb | 下载：0

[VHDL编程] xilinxusb

说明：Xilinx usb下载电缆的图纸资料，可直接制版，然后下载Xilinx的ISE软件进行固件升级。制作图纸准确，使用与官方的下载电缆完全一致。-Xilinx usb download cable drawings, direct plate, and then download the Xilinx ISE software for firmware upgrades. Produce accurate drawings, using
<ly> 在 2025-01-31 上传 | 大小：5.04mb | 下载：0

[VHDL编程] ALU

说明：用硬件描述语言写的alu单元功能实现.主要实现了加法和乘法功能-Hardware descr iption language used to write alu units feature implementation. Main achievement of the addition and multiplication functions
<lbi> 在 2025-01-31 上传 | 大小：13kb | 下载：0

[VHDL编程] canbus

说明：canbus 工程文件 ，直接在QII上建立工程后用-canbus module for FPGA used ，
<罗华杰> 在 2025-01-31 上传 | 大小：93kb | 下载：0

[VHDL编程] FFT

说明：VHDL语言描述的FFT快速傅里叶变换，可用作参考-VHDL FFT souce code for FPGA
<罗华杰> 在 2025-01-31 上传 | 大小：409kb | 下载：0

[VHDL编程] leijiaqi

说明：verilog 语言描述的累加器和乘法器-verilog code
<罗华杰> 在 2025-01-31 上传 | 大小：1kb | 下载：0

[VHDL编程] FPGA_SPI

说明：应用于FPGA的SPI接口，可以用于参考或者二次开发-SPI interface used for FPGA
<罗华杰> 在 2025-01-31 上传 | 大小：294kb | 下载：0