资源列表

« 1 2 ... .81 .82 .83 .84 .85 3386.87 .88 .89 .90 .91 ... 4311 »

[VHDL编程verilog_vga

说明:在quartus ii开发环境中实现了vga模块的控制功能,经测试,该模块能产生正确地时序,功能与预期功能一致。-In quartus ii development environment to achieve the vga module control functions have been tested, the module can generate correct timing, functionality consisten
<zhu > 在 2025-01-31 上传 | 大小:3.7mb | 下载:0

[VHDL编程10_uart

说明:在quartus ii开发环境中实现了uart串口通信模块的控制功能,经测试,该模块能产生正确地时序,功能与预期功能一致。-In quartus ii development environment to achieve the uart serial communication module control functions have been tested, the module can generate correct timi
<zhu > 在 2025-01-31 上传 | 大小:6.27mb | 下载:0

[VHDL编程fifo

说明:同步fifo,使用ISE13.4 V5器件 速度550MHz-Synchronous fifo, use ISE13.4 V5 device speed 550MHz
<jj> 在 2025-01-31 上传 | 大小:1kb | 下载:0

[VHDL编程usbfifo

说明:一种USBfifo的传输方式。控制数据向USB端点中传输数据,-A transfor way for USB,control the data to endpoint.
<Tom> 在 2025-01-31 上传 | 大小:1kb | 下载:0

[VHDL编程DoubleRoad

说明:用VHDL编写的FPGA程序,运行在ISE中,仿真通过,设计一种CCD的采集方案-The FPGA program written in VHDL, run in the ISE, simulation, design a kind of CCD acquisition scheme
<Tom> 在 2025-01-31 上传 | 大小:2kb | 下载:0

[VHDL编程ADC

说明:VHDL编写的同步时序逻辑程序,实现AD的数据采集,已经 通过仿真。
<Tom> 在 2025-01-31 上传 | 大小:2kb | 下载:0

[VHDL编程vhdldelay

说明:用VHDL编写的一个软件延迟,比较好用,可以自己设定延迟时间。-Use VHDL to write a software delay, use, can set the delay time.
<Tom> 在 2025-01-31 上传 | 大小:1kb | 下载:0

[VHDL编程fourroadccd

说明:一种CCD采集模式,思路采集,每路12位,思路同时实现48位高速传输。-A CCD acquisition mode, collection, each road 12, thinking the 48 high-speed transmission at the same time.
<Tom> 在 2025-01-31 上传 | 大小:2kb | 下载:0

[VHDL编程ram_data

说明:一个RAM与USB相连,测试数据传输,使用USB3.0开发板已经测试成功。-A RAM are connected to the USB, the test data transmission, use the start development board has been tested successfully.
<Tom> 在 2025-01-31 上传 | 大小:1kb | 下载:0

[VHDL编程sddrive

说明:sd卡驱动,可以在arm FPGA,单片机上运行-sd card driver
<何其> 在 2025-01-31 上传 | 大小:64kb | 下载:0

[VHDL编程AD-TLC2543

说明:AD TLC2543源码,已经调试成功,可以直接应用-AD TLC2543
<sulianghe> 在 2025-01-31 上传 | 大小:5.59mb | 下载:0

[VHDL编程VGAcolor

说明:VGA显示的Verilog程序,非常适合初学者,本程序中采用康芯的试验箱,可以改引脚锁定。-VGA display Verilog procedures, ideal for beginners, this program uses Kang core chamber, you can change the lock pin.
<林月> 在 2025-01-31 上传 | 大小:1.48mb | 下载:0
« 1 2 ... .81 .82 .83 .84 .85 3386.87 .88 .89 .90 .91 ... 4311 »

源码中国 www.ymcn.org