[VHDL编程] MCU_to_FPGA

说明：FPGA与单片机通信的代码，采用VHDL编写，已验证过-FPGA and MCU communication code, the preparation of VHDL has been verified
<曾宪深> 在 2025-04-25 上传 | 大小：1kb | 下载：0

[VHDL编程] lcd_12864

说明：lcd12864带中文字库的显示程序，采用状态机的方式实现，已验证过的-lcd12864 with the Chinese character display program, using the state machine ways, has been verified
<曾宪深> 在 2025-04-25 上传 | 大小：2kb | 下载：0

[VHDL编程] Frequency_8bit

说明：基于FPGA的8位数字频率计，经过本人验证，误差很小，结果通过数码管显示（完整的工程）-8 FPGA-based digital frequency meter, after I verified, the error is very small, the results through the digital display (complete works)
<曾宪深> 在 2025-04-25 上传 | 大小：845kb | 下载：0

[VHDL编程] CodedLOCK

说明：基于FPGA的电子密码锁设计与实现，语言是VHDL语言，有注释-FPGA-based design and implementation of electronic locks, language is VHDL language, annotated
<曾宪深> 在 2025-04-25 上传 | 大小：1010kb | 下载：0

[VHDL编程] ManchesterCode

说明：VHDL编写的曼彻斯特编码程序，已验证通过，文件为完整的工程-VHDL, Manchester coding process has been verified through the file for the complete project
<曾宪深> 在 2025-04-25 上传 | 大小：111kb | 下载：0

[VHDL编程] Embedded-Systems-Lab-2

说明：Configure your altera fpga and get features explored
<mmgh> 在 2025-04-25 上传 | 大小：1.11mb | 下载：0

[VHDL编程] generate-coordinates

说明：使用VHDL编写语言，巧妙的利用计数器和循环输出一个坐标系，由于VHDL出现负数比较麻烦，全部由正数代替，输出一个原点在中心，半径128的256×256的坐标。方便坐标变换以及用此坐标做算法。-Use of VHDL language, clever use of counter and loop outputs a coordinate system, because VHDL negative too much trouble, a
<韩韬> 在 2025-04-25 上传 | 大小：1kb | 下载：0

[VHDL编程] ADD

说明：含异步清零和同步时钟使能的4位加法计数器的设计-Synchronization with asynchronous clear and clock enable the addition of four counter design
<张琳> 在 2025-04-25 上传 | 大小：1.09mb | 下载：0

[VHDL编程] clock

说明：秒表，含24进制时钟和60进制的分钟和秒钟-Stopwatch, clock with 24 hex and 60 hex minutes and seconds
<张琳> 在 2025-04-25 上传 | 大小：262kb | 下载：0

[VHDL编程] SIN

说明：用状态机对DAC0832电路实现控制SIN函数发生器-DAC0832 state machine for controlling SIN function generator circuit implementation
<张琳> 在 2025-04-25 上传 | 大小：1.84mb | 下载：0

[VHDL编程] DMA

说明：DMA方式A/D采样控制电路设计，输出数据-DMA mode A/D sampling control circuit design, output data
<张琳> 在 2025-04-25 上传 | 大小：208kb | 下载：0

[VHDL编程] FRENQ

说明：4位十进制频率计的设计，通过采用1Hz时钟对待测时钟进行频率测定-4 decimal frequency of the design, through the use of 1Hz clock to treat the measured clock frequency measurement
<张琳> 在 2025-04-25 上传 | 大小：54kb | 下载：0