资源列表
[VHDL编程] DLX-pipeline-in-verilog
说明:verilog实现DLX指令集5段流水线-5 stage DLX pipeline implemented in verilog<陈祥> 在 2025-01-31 上传 | 大小:894kb | 下载:0
[VHDL编程] 61EDA_C915
说明:altera公司的SDRAM 控制器的ip core源代码 里面包含verilog及vhdl两种语言编写的 方便选择-altera company SDRAM controller ip core source code which contains verilog and vhdl two kinds of language for easy selection<杜小方> 在 2025-01-31 上传 | 大小:2.22mb | 下载:0
[VHDL编程] juzhenjianpan
说明:矩阵键盘应用于FPGA的verilog代码,使用的是DE0,引脚已分配-Matrix keyboard used in the FPGA verilog code, using DE0, pin has been assigned<wulei> 在 2025-01-31 上传 | 大小:1.46mb | 下载:0
[VHDL编程] DEC6713音频处理
说明:该程序是DEC6713的源代码,利用EDMA实现音频数据的收发操作,经过实际测试,程序运行正确<2567547966@qq.com> 在 2013-08-26 上传 | 大小:453.47kb | 下载:0
[VHDL编程] chengfachufa
说明:ISE13.2的SPARTAN-3E 乘法除法器-ISE13.2 the SPARTAN-3E multiplication Divider<续岩> 在 2025-01-31 上传 | 大小:667kb | 下载:0
[VHDL编程] p_s_fpga_to_mcu
说明:fpga与单片机通信,fpga端,fpga发送,单片机接受,能发多位数据,可以自己设置-Communication with the microcontroller fpga, fpga end, fpga sent microcontroller to accept, to send a number of data, you can set up their own<zzt> 在 2025-01-31 上传 | 大小:1kb | 下载:0
[VHDL编程] ads7841_control
说明:本程序是fpga控制ads7841采样,fpga中用状态机来写时序,亲测可用-This procedure is fpga control ads7841 sampling, fpga using state machine to write timing, pro-test available<zzt> 在 2025-01-31 上传 | 大小:1kb | 下载:0