[VHDL编程] FIFO

说明：Simulation and Synthesis Techniques for Asynchronous FIFO Design
<王> 在 2025-04-25 上传 | 大小：2kb | 下载：0

[VHDL编程] ADC

说明：CPLD ADC采集控制源码CPLD ADC采集控制源码-CPLD ADC
<王> 在 2025-04-25 上传 | 大小：1kb | 下载：0

[VHDL编程] CummingsSNUG2002SJ_FIFO2

说明：Simulation and Synthesis Techniques for Asynchronous FIFO Design2
<王> 在 2025-04-25 上传 | 大小：99kb | 下载：0

[VHDL编程] manchester

说明：manchester ABOUT CPLD 应用数字通信应用端口-manchester ABOUT CPLD
<王> 在 2025-04-25 上传 | 大小：2kb | 下载：0

[VHDL编程] fifo

说明：FIFO缓存器的设计及VHDL测试平台代码-FIFO buffer design and VHDL testbench code
<叶宗英> 在 2025-04-25 上传 | 大小：1.71mb | 下载：0

[VHDL编程] counters

说明：用VHDL编写的最大值为255的计数器，供初学者参考-A 255 counter of VHDL，for Beginners Reference
<叶宗英> 在 2025-04-25 上传 | 大小：1kb | 下载：0

[VHDL编程] conditioner

说明：VHDL设计的空调系统有限状态自动机，带有VHDL测试平台代码-VHDL design of air-conditioning systems finite state automata with VHDL testbench code
<叶宗英> 在 2025-04-25 上传 | 大小：1kb | 下载：0

[VHDL编程] FIR-filter

说明：VHDL设计的FIR滤波器，由3个文件组成：FIR.VHD、PACK.VHD和signed.vhd。testfir.vhd为测试平台。-VHDL designed FIR filters, composed by the three documents: FIR.VHD, PACK.VHD and signed.vhd. The testfir.vhd is a testbench.
<叶宗英> 在 2025-04-25 上传 | 大小：8kb | 下载：0

[VHDL编程] RAMexio

说明：verilog 语言的，PWM测试 梯形图速度控制程序新鲜的-verilog language, PWM speed control test procedures fresh Ladder
<hehh> 在 2025-04-25 上传 | 大小：1kb | 下载：0

[VHDL编程] idt723641

说明：VERILOG双端口驱动IDT的双扣RAM很好用的-VERILOG Twill the IDT dual-port RAM drive good use
<hehh> 在 2025-04-25 上传 | 大小：14kb | 下载：0

[VHDL编程] PID-controller

说明：用VHDL设计的PID控制器，带有VHDL测试平台代码-PID controller designed with VHDL,with VHDL testbench code.
<叶宗英> 在 2025-04-25 上传 | 大小：2kb | 下载：0

[VHDL编程] divider

说明：用VHDL编写的多次分频器，带有VHDL测试平台代码-Multiple frequency divider with VHDL testbench code
<叶宗英> 在 2025-04-25 上传 | 大小：1kb | 下载：0