资源列表
[VHDL编程] synchronous-FIFO
说明:同步fifo的使用verilog案例讲解-The use of synchronous fifo verilog case to explain<Ande> 在 2025-04-23 上传 | 大小:259kb | 下载:0
[VHDL编程] bujindianji
说明:FPGA实现步进电机控制源代码。通过脉冲信号控制,产生一定频率脉冲的信号(脉冲频率用来控制速度),经过信号隔离放大(达到驱动电机的电压)来驱动控制步进电机-FPGA Implementation of stepper motor control source code. Controlled by the pulse signal, generating a frequency pulse signal (pulse frequency<shiyongchao> 在 2025-04-23 上传 | 大小:1kb | 下载:0
[VHDL编程] uart16550_VERLOG
说明:采用VERILOG实现完整的UART16550协议,提供RTL代码、仿真文件-Using VERILOG achieve a complete UART16550 agreement to provide RTL code, simulation files<齐永> 在 2025-04-23 上传 | 大小:81kb | 下载:0
[VHDL编程] DB25-JATA10
说明:这是用于ALTERA公司CPLD/FPGA芯片的并口下载器,里面的电阻、电容的参数都是对的,是成熟产品的并口下载器设计方案。-This is used ALTERA chip CPLD/FPGA parallel port download, parameters of resistance, capacitance inside is all right, is a mature product parallel download d<孙明杰> 在 2025-04-23 上传 | 大小:10kb | 下载:0
[VHDL编程] EP1C3T144_develop
说明:EP1C3T144最小系统板原理图,包括完整的电源电路、下载配置电路、基本测试电路。-EP1C3T144 minimum system board schematic diagram, including the power supply circuit, complete download configuration circuit, basic circuit.<孙明杰> 在 2025-04-23 上传 | 大小:29kb | 下载:0