资源列表

« 1 2 ... .27 .28 .29 .30 .31 332.33 .34 .35 .36 .37 ... 4311 »

[VHDL编程PN_chuan

说明:生成18级的m序列的VerilogHDL程序, 很具有代表性的算法 -18 of the m generated sequences VerilogHDL procedures, it is a representative algorithm
<孙浩> 在 2024-11-19 上传 | 大小:234kb | 下载:0

[VHDL编程sine

说明:用VerilogHDL实现的产生Sine波形全部程序 个人验证后收藏的。-VerilogHDL have achieved with Sine Waveform all procedures after the collection of personal authentication.
<孙浩> 在 2024-11-19 上传 | 大小:3.4mb | 下载:0

[VHDL编程colour_light

说明:一个圣诞彩灯控制芯片的vrilog源代码,可以综合,经过FPGA验证,产生四路输出,控制四路彩灯,有跑马闪,星闪等多种功能-A Christmas lantern control chips vrilog source code, can be integrated, after FPGA validation, resulting in four outputs, four control lantern, a Happy flash
<杨志勇> 在 2024-11-19 上传 | 大小:876kb | 下载:0

[VHDL编程dac

说明:DAC converter design with Verilog code and testbench
<田磊> 在 2024-11-19 上传 | 大小:515kb | 下载:0

[VHDL编程UpDnCnt

说明:universal count un iversal count
<> 在 2024-11-19 上传 | 大小:231kb | 下载:0

[VHDL编程xilinx_1553_bus_analyzer_with_document

说明:xilinx reference design for 1553B BUS analyer using
<csallon> 在 2024-11-19 上传 | 大小:247kb | 下载:0

[VHDL编程pro019

说明:ChipScope使用示例 简介:本示例中使用了一个ChipScope IP,将BIT文件配置到FPGA中后,可以启动 ChipScope Pro Analyer 捕获FPGA中数据,并显示如图所示。 -Example use ChipScope Introduction: this example uses a ChipScope IP, the BIT file configuration in the
<guoda> 在 2024-11-19 上传 | 大小:920kb | 下载:0

[VHDL编程my_zbt_controller

说明:ZBT内存控制器.支持OPB总线。VHDL源码-ZBT memory controller. Support the OPB bus. VHDL source
<吕奔> 在 2024-11-19 上传 | 大小:1kb | 下载:0

[VHDL编程ntsc_gen

说明:NTSC信号发生器VHDL源码。输出为BT656格式-NTSC signal generator VHDL source code. BT656 format output
<吕奔> 在 2024-11-19 上传 | 大小:1kb | 下载:0

[VHDL编程jtag

说明:verilog 实现的 jtag TAP , 转自 opencore.com, 已通过验证-Verilog realize the jtag TAP, carried opencore.com, has passed validation
<hegs> 在 2024-11-19 上传 | 大小:621kb | 下载:0

[VHDL编程BiDirectionalCell

说明:verilog 实现的 jtag TAP , 转自 opencore.com, 已通过验证-Verilog realize the jtag TAP, carried opencore.com, has passed validation
<hegs> 在 2024-11-19 上传 | 大小:1kb | 下载:0

[VHDL编程ControlCell

说明:verilog 实现的 jtag TAP , 转自 opencore.com, 已通过验证-Verilog realize the jtag TAP, carried opencore.com, has passed validation
<hegs> 在 2024-11-19 上传 | 大小:1kb | 下载:0
« 1 2 ... .27 .28 .29 .30 .31 332.33 .34 .35 .36 .37 ... 4311 »

源码中国 www.ymcn.org